公开(公告)号：CN111354780A

公开(公告)日：2020-06-30

申请号：CN202010196037.1

申请日：2020-03-19

Applicant: 浙江大学

Inventor： 盛况 ,  郭清 ,  任娜 ,  王策 ,  王珩宇

IPC: H01L29/06 ,  H01L21/82

Abstract: 公开了一种带有反型注入的超级结终端及其制作方法。所述侧壁注入形成的超级结终端包括外延柱、反型注入侧壁和沟槽，外延柱和沟槽是在衬底上通过外延生长形成的具有掺杂的半导体区域，通过刻蚀形成，反型注入侧壁通过在沟槽侧壁进行离子注入形成，沟槽与外延柱区相间排列，位于两个相邻外延柱区之间。该带有反型注入的超级结终端可以在器件阻断电压时使有源区边缘电场分布比较均匀，从而提高边缘区域耐压，充分发挥有源区的耐压能力。

公开(公告)号：CN105226088A

公开(公告)日：2016-01-06

申请号：CN201510563513.8

申请日：2015-09-08

Applicant: 浙江大学

Inventor： 谢刚 ,  王柳敏 ,  王珩宇 ,  盛况

IPC: H01L29/739 ,  H01L29/417

CPC classification number: H01L29/7393 ,  H01L29/417

Abstract: 本发明涉及一种半导体器件，公开了一种带有P型柱体的阳极N+\P+交叠短路的超快速高压SOI LIGBT器件，包括衬底、阳极P+区、阳极N+区、阳极金属、N型漂移区、场氧化层、阴极P+区、阴极P型体区、P型沟道区、发射极N+区、阴极金属、多晶硅栅、LIGBT器件栅氧化层、多晶硅栅金属和第一P型柱体区、第二P型柱体区。本发明的超快速高压SOI LIGBT的有益效果是、关断速度的加快、负阻现象NDR（Negative Differential Resistance）的消除、正向导通压降的减小以及关断时器件耐压的提升。

公开(公告)号：CN119092532B

公开(公告)日：2025-05-06

申请号：CN202411585936.5

申请日：2024-11-08

Applicant: 浙江大学

Inventor： 王珩宇 ,  盛况 ,  夏润泽 ,  王策

IPC: H10D62/10 ,  H10D8/60 ,  H10D12/00 ,  H10D8/00 ,  H10D8/01 ,  H10D12/01 ,  H10D30/01 ,  H10D30/60 ,  H01L21/265 ,  H01L21/324

Abstract: 本发明涉及半导体技术领域中的一种交错浮岛器件及其快速开通结构和自对准的制造方法，交错浮岛器件包括表面层、底层和漂移区，漂移区包括若干组外延层和若干组浮岛层，浮岛层交错布局，浮岛层中的浮岛由两个掺杂区构成，至少两组浮岛层的浮岛在俯视方向下部分重叠或者无重叠，每两组外延层之间设置有一组浮岛层，或每两组浮岛层之间设置有一组外延层，其中快速开通结构的浮岛层中设置有重掺杂反型区。浮岛采用两个掺杂区有利于使退火后浮岛掺杂浓度接近理想均匀分布，并且有利于增大浮岛的结电容，降低开启电压。交错设置的浮岛具有减小多次开通后空间电荷对电流的阻碍的优点，缓解了浮岛器件在多次开通后导通能力下降的问题。

公开(公告)号：CN119907271A

公开(公告)日：2025-04-29

申请号：CN202411850715.6

申请日：2024-12-16

Applicant: 浙江大学 ,  国网浙江省电力有限公司电力科学研究院

Inventor： 盛况 ,  王珩宇 ,  郭清 ,  张弛 ,  王异凡 ,  曾明全 ,  孙明

IPC: H10D30/66 ,  H10D64/27 ,  H10D62/10 ,  H10D30/01

Abstract: 一种平面栅MOSFET结构及其制备方法，属于平面栅MOSFET技术领域，一种平面栅MOSFET结构，包括元胞结构，所述元胞结构包括：N型衬底；N型外延层；P阱区，两个P阱区的顶部皆形成有沟道区；两个P阱区之间形成有JFET区；栅氧层包括第一栅氧区、第二栅氧区和第三栅氧区，第一栅氧区位于沟道区与栅极结构之间，第二栅氧区位于N型区与栅极结构之间，第三栅氧区位于JFET区与栅极结构之间，第二栅氧区的最大厚度大于第一栅氧区的厚度，第三栅氧区的最大厚度大于第一栅氧区的厚度。本申请通过优化MOSFET栅氧的厚度分布，保证沟道处栅氧具有的低界面态密度、高迁移率的导通优势，降低了栅氧泄漏电流，提高了栅氧可靠性，同时也减小了栅氧电容，提高了MOSFET的开关速度。

公开(公告)号：CN119153535B

公开(公告)日：2025-04-18

申请号：CN202411651338.3

申请日：2024-11-19

Applicant: 浙江大学

Inventor： 盛况 ,  王珩宇 ,  程浩远 ,  张弛

IPC: H10D30/63 ,  H10D30/01 ,  H10D62/10

Abstract: 一种非对称超级结MOSFET结构及其制造方法，属于半导体技术领域，一种超级结MOSFET结构，包括衬底及元胞结构；所述元胞结构包括：第一柱区，包括N型漂移区；第二柱区，设置在第一柱区中，包括柱区结构和设置在柱区结构上的栅极结构；第三柱区，包括侧壁P柱区，侧壁P柱区为离子注入式P柱区，侧壁P柱区与相邻的N型漂移区电荷平衡；第三柱区设置在第二柱区与第一柱区之间，第三柱区设置在第二柱区的一侧。本申请通过深沟槽离子注入的侧壁P柱区，使得侧壁P柱区与对应的N型漂移区的电荷平衡控制更为精准；同时，由于超级结的PN结位置远离刻蚀界面，降低了缺陷界面处的电场，提升了产品的可靠性，也避免了多次外延，有助于节约超级结MOSFET的制造成本。

公开(公告)号：CN119317152B

公开(公告)日：2025-04-15

申请号：CN202411775183.4

申请日：2024-12-05

Applicant: 浙江大学

Inventor： 王珩宇 ,  盛况 ,  雷常威

IPC: H10D30/63 ,  H10D30/01 ,  H10D62/10 ,  H01L23/552

Abstract: 本发明涉及半导体技术领域中的一种碳化硅平面栅MOSFET器件及其制造方法，包括衬底、形成在衬底一端面的漏极电极、形成在衬底另一端面上的外延层、形成在外延层上方的电流扩散层、形成在外延层上方的外延阱区、形成在外延阱区内的第一源接触区和形成在外延阱区内的第二源接触区，第二源接触区上还设置有源极电极，源极电极还与部分第一源接触区接触设置，电流扩散层和外延阱区上设置有平面栅，电流扩散层内设置有第一基区和第二基区，第一基区全部设置于第二基区内，或第一基区部分设置于第二基区内，能够在加速器件关断速度的同时减小器件关断过程中的振荡，减小器件的开关损耗和电磁干扰，解决了传统器件在开关速度与开关震荡之间无法平衡的问题。

公开(公告)号：CN119317152A

公开(公告)日：2025-01-14

申请号：CN202411775183.4

申请日：2024-12-05

Applicant: 浙江大学

Inventor： 王珩宇 ,  盛况 ,  雷常威

IPC: H10D30/63 ,  H10D30/01 ,  H10D62/10 ,  H01L23/552

Abstract: 本发明涉及半导体技术领域中的一种碳化硅平面栅MOSFET器件及其制造方法，包括衬底、形成在衬底一端面的漏极电极、形成在衬底另一端面上的外延层、形成在外延层上方的电流扩散层、形成在外延层上方的外延阱区、形成在外延阱区内的第一源接触区和形成在外延阱区内的第二源接触区，第二源接触区上还设置有源极电极，源极电极还与部分第一源接触区接触设置，电流扩散层和外延阱区上设置有平面栅，电流扩散层内设置有第一基区和第二基区，第一基区全部设置于第二基区内，或第一基区部分设置于第二基区内，能够在加速器件关断速度的同时减小器件关断过程中的振荡，减小器件的开关损耗和电磁干扰，解决了传统器件在开关速度与开关震荡之间无法平衡的问题。

公开(公告)号：CN116092917A

公开(公告)日：2023-05-09

申请号：CN202211561442.4

申请日：2022-12-07

Applicant: 浙江大学杭州国际科创中心

Inventor： 盛况 ,  程浩远 ,  王珩宇 ,  任娜

IPC: H01L21/02 ,  H01L29/06

Abstract: 本公开涉及倾斜超级结结构及其制造方法、半导体器件。该方法包括：形成多个掺杂层，多个掺杂层沿第一方向依次堆叠，多个掺杂层均具有第一掺杂类型，多个掺杂层的掺杂浓度依次增大；形成延伸入多个掺杂层的超级结沟槽并基于多个掺杂层得到第一柱区，其中，超级结沟槽的侧壁相对于第一方向倾斜，第一柱区包括沿第一方向依次堆叠的多个第一掺杂部；以及形成填充超级结沟槽的第二柱区，第二柱区具有第二掺杂类型。该方法可以实现性能有保障的倾斜超级结结构。

公开(公告)号：CN115985936A

公开(公告)日：2023-04-18

申请号：CN202211524361.7

申请日：2022-12-01

Applicant: 浙江大学杭州国际科创中心

Inventor： 盛况 ,  程浩远 ,  王珩宇 ,  任娜

IPC: H01L29/06 ,  H01L29/36 ,  H01L29/78 ,  H01L29/872

Abstract: 本公开涉及超级结结构及其制造方法、电子元件。该方法包括：形成延伸入外延层的沟槽，外延层具有第一掺杂特性；对沟槽进行退火工艺得到退火沟槽，退火沟槽的底角包括倾斜过渡段；以及形成柱区，其中，柱区填充于退火沟槽，柱区具有第二掺杂特性。该方法可以实现p柱与n柱界面具有变化以调整电容特性。

公开(公告)号：CN114944422B

公开(公告)日：2023-03-28

申请号：CN202210861863.2

申请日：2022-07-22

Applicant: 浙江大学

Inventor： 盛况 ,  王珩宇 ,  王策 ,  任娜

IPC: H01L29/06 ,  H01L29/45 ,  H01L29/872 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861 ,  H01L21/329 ,  H01L21/331 ,  H01L21/336

Abstract: 本发明涉及半导体技术领域中的一种浮岛器件及其制造方法，包括外延层、表面层、底层、第一掺杂区、第二掺杂区和欧姆接触金属，其中，所述表面层和底层之间有若干外延层，至少一个外延层中设置第一掺杂区和第二掺杂区；所述欧姆接触金属通过形成欧姆接触连接第一掺杂区和第二掺杂区；具有消除空间电荷对电流的阻碍和连通外延层与第一掺杂区的优点，缓解了传统浮岛器件在恢复导通状态时的电压过冲或开通延迟问题。