-
公开(公告)号：CN105428354B
公开(公告)日：2018-02-23
申请号：CN201510955242.0
申请日：2015-12-17
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种具有内嵌叉指NMOS双向SCR结构的ESD保护器件，可用于片上IC的ESD保护电路。主要由P衬底、P外延、第一N阱、P阱、第二N阱、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第五N+注入区、第三P+注入区、第六N+注入区、若干多晶硅栅、若干薄栅氧化层、若干浅隔离槽构成。该器件一方面在正、反向的ESD脉冲作用下，器件内部均存在一条结构对称，电学特性完全相同的ESD电流泄放路径，可提高器件的ESD电流泄放能力，实现ESD脉冲的双向防护，另一方面由NMOS M1和M2管构成的叉指NMOS结构与寄生P阱电阻形成阻容耦合电流路径，以增强器件的ESD鲁棒性，降低SCR电流导通路径中的电流密度，增大SCR的导通电阻，提高维持电压。
-
公开(公告)号：CN107680965A
公开(公告)日：2018-02-09
申请号：CN201711101390.1
申请日：2017-11-10
Applicant: 江南大学
IPC: H01L27/02
CPC classification number: H01L27/0262 , H01L27/0266
Abstract: 一种基于SCR结构的双MOS辅助触发的ESD保护器件，可用于片上IC的ESD防护。主要由P衬底、N型埋层、N阱、P阱、漂移区、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第三P+注入区、第四N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下，一方面，器件具有栅接地NMOS与PMOS串联的辅助触发路径，既可以降低ESD保护器件的触发电压，又可以提高维持电压，减小ESD保护器件开启后的电压回滞幅度，增强器件的电压箝制能力，另一方面，器件具有位于表面与埋层的双SCR触发路径，可增强器件的ESD鲁棒性。
-
公开(公告)号：CN107658295A
公开(公告)日：2018-02-02
申请号：CN201711101434.0
申请日：2017-11-10
Applicant: 江南大学
IPC: H01L27/02
CPC classification number: H01L27/0255 , H01L27/0288 , H01L27/0296
Abstract: 一种全对称双栅控二极管触发SCR结构的双向ESD保护抗闩锁器件，可用于提高IC芯片的抗ESD能力。主要由P衬底、P外延、第一N阱、P阱、第二N阱、第一N+注入区、第一P+注入区、第二N+注入区、第二P+注入区、第三N+注入区、第三P+注入区、第四N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下，一方面，该器件具有阻容耦合辅助触发路径，既不用耗费额外的版图面积，又能充分利用阻容耦合电路触发电压低、开启时间短的优势，缩小ESD保护器件的电压回滞幅度。此外，还利用栅控二极管的导通特性，提高N阱寄生阱电阻的电位，加速SCR结构电流泄放路径的开启；另一方面，该器件具有两条ESD电流泄放路径和全对称结构，有助于提高器件的ESD鲁棒性，可实现ESD双向防护。
-
公开(公告)号：CN103681660B
公开(公告)日：2015-12-30
申请号：CN201310677835.6
申请日：2013-12-13
Applicant: 江南大学
IPC: H01L27/02 , H01L29/06 , H01L29/423
Abstract: 一种双重抗闩锁的环形LDMOS-SCR结构的高压ESD保护器件，可用于片上IC的高压ESD保护电路。包括P型衬底、N型埋层、第一P阱、第一N阱、第二P阱、P掺杂、第二N阱、第三P阱、隔离区、第一P+、第一N+、第二N+、第二P+、第三N+、第三P+、第四N+、第四P+、第五N+、第六N+、第五P+、金属阳极、金属阴极。其中由第二N+、第二P+、第一N+、第一P+或由第四P+、第五N+、第六N+、第五P+构成齐纳击穿ESD电流泄放路径，不仅可增强器件的ESD鲁棒性，还可提高维持电压，降低触发电压；LDMOS-SCR结构的环形版图设计，可减小导通电阻，提高维持电流；具有双重抗闩锁的ESD保护能力。
-
公开(公告)号：CN102983133B
公开(公告)日：2015-02-25
申请号：CN201210504669.5
申请日：2012-11-28
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种双向三路径导通的高压ESD保护器件，可用于片上IC高压ESD保护电路。包括P-衬底、N+埋层、左/右N型外延、漂移区、高压P阱、漏区、源区、多晶硅栅、阳极/阴极接触区。其中漂移区、高压P阱、漏区、源区、多晶硅栅构成的NLDMOS结构和阳极接触区、N+埋层、高压P阱和源区构成的正向SCR结构，形成两条高压ESD电流泄放路径，可提高器件的二次击穿电流，降低导通电阻和触发电压。阴极接触区、左N型外延、高压P阱、N+埋层和漏区构成的反向SCR结构，形成一条反向高压ESD电流泄放路径。上述两种SCR结构的电流路径较长，可提高器件的维持电压，还能实现ESD电流双向泄放，具有双向ESD保护功能。
-
Patent Agency Ranking
公开(公告)号：CN104241277A
公开(公告)日：2014-12-24
申请号：CN201410521878.X
申请日：2014-09-28
Applicant: 江南大学
Abstract: 一种具有高维持电压内嵌GDPMOS的SCR器件，可用于高压片上IC的ESD保护电路。主要由P衬底、N阱、P阱、第一N+注入区、第一P+注入区、第二P+注入区、第二N+注入区、第三N+注入区、第三P+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该具有高维持电压内嵌GDPMOS的SCR器件在高压ESD脉冲作用下，一方面由第一P+注入区、N阱、第二N+注入区、P阱、第三N+注入区形成寄生SCR电流泄放路径，提高器件的失效电流、增强器件的ESD鲁棒性；另一方面利用第一P+注入区、多晶硅栅、薄栅氧化层与第二P+注入区形成的PMOS管，通过栅极接高电位形成GDPMOS管，以抑制SCR器件发生强回滞，提高器件的维持电压，增强器件的抗闩锁能力。
-
公开(公告)号：CN103715233A
公开(公告)日：2014-04-09
申请号：CN201410011734.X
申请日：2014-01-10
Applicant: 江南大学
Abstract: 一种具有高维持电压的LDMOS结构的ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底、高压N阱、N阱、P阱、P下沉掺杂、P+注入区、第一N+注入区、第二N+注入区、金属阳极、金属阴极、多晶硅栅、薄栅氧化层和若干场氧隔离区构成。该LDMOS结构的ESD保护器件在高压ESD脉冲作用下，一方面由P下沉掺杂、N阱、高压N阱、P阱、第一N+注入区形成寄生SCR电流泄放路径，提高器件的失效电流、增强器件的ESD鲁棒性；另一方面利用第二N+注入区与P下沉掺杂之间形成的反偏PN结，提高器件的维持电压，增强器件的抗闩锁能力。
-
公开(公告)号：CN103617996A
公开(公告)日：2014-03-05
申请号：CN201310657917.4
申请日：2013-12-09
Applicant: 江南大学
IPC: H01L27/02 , H01L29/06 , H01L29/423
Abstract: 一种具有高维持电流的环形VDMOS结构的ESD保护器件，可用于片上IC高压ESD保护电路。主要由P衬底，N埋层，P下沉掺杂，N阱，P阱，第一P+注入区，第一N+注入区，第二N+注入区，第二P+注入区，第三N+注入区，第四N+注入区，第五P+注入区，多晶硅栅，栅薄氧化层和若干场氧隔离区构成。该环形VDMOS结构的ESD保护器件在高压ESD脉冲作用下，一方面可形成上、下、左、右四面导通的ESD电流路径，以提高VDMOS器件内部电流导通均匀性、降低导通电阻，提高器件的维持电流。另一方面，可利用高浓度的N埋层与P阱之间的反向PN结击穿，降低触发电压，提高体电流泄放能力。
-
公开(公告)号：CN107680965B
公开(公告)日：2023-07-25
申请号：CN201711101390.1
申请日：2017-11-10
Applicant: 江南大学
IPC: H01L27/02
Abstract: 一种基于SCR结构的双MOS辅助触发的ESD保护器件，可用于片上IC的ESD防护。主要由P衬底、N型埋层、N阱、P阱、漂移区、第一N+注入区、第一P+注入区、第二N+注入区、第三N+注入区、第二P+注入区、第三P+注入区、第四N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下，一方面，器件具有栅接地NMOS与PMOS串联的辅助触发路径，既可以降低ESD保护器件的触发电压，又可以提高维持电压，减小ESD保护器件开启后的电压回滞幅度，增强器件的电压箝制能力，另一方面，器件具有位于表面与埋层的双SCR触发路径，可增强器件的ESD鲁棒性。
-
公开(公告)号：CN116207094A
公开(公告)日：2023-06-02
申请号：CN202310313602.1
申请日：2023-03-28
Applicant: 江南大学
Abstract: 本发明涉及一种应用于高速传输接口芯片的静电与浪涌防护电路，其包括衬底、深N阱、N阱、第一P阱、第二P阱、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第一P+注入区、第五N+注入区、第二P+注入区、第六N+注入区、第七N+注入区、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅以及其覆盖的第一薄栅氧化层、第二薄栅氧化层、第三薄栅氧化层构成。本发明通过SCR、NMOS、GGNMOS和PNP三极管的多重器件的复合式结构，能够达到低压触发和免疫闩锁的效果，从而克服现有技术存在的因触发电压过高而导致的在瞬态ESD应力下不能及时开启，以及回滞幅度过大易发生闩锁效应的问题。
-
-
-
-
-
-
-
-
-
Search Results
131
records
(took 0.022 seconds)
