公开(公告)号：CN107204364B

公开(公告)日：2020-01-21

申请号：CN201710085601.0

申请日：2017-02-17

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L29/423

Abstract: 根据一个实施方式，第3电极设于第1半导体区域与第2电极之间。第4电极设于第1半导体区域与第2电极之间。第2半导体区域设于第1半导体区域与第2电极之间、以及第3电极与第4电极之间。第3半导体区域设于第2半导体区域与第2电极之间。第4半导体区域设于第1半导体区域与第2电极之间，与第2电极电连接，且隔着第4电极与第2半导体区域并列。第1绝缘膜设于第3电极与第1半导体区域、第2半导体区域、第3半导体区域、以及第2电极之间。第2绝缘膜设于第4电极与第1半导体区域、第2半导体区域、以及第4半导体区域之间。第5半导体区域设于第1电极与第1半导体区域之间。

公开(公告)号：CN105428406A

公开(公告)日：2016-03-23

申请号：CN201510555653.0

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  三须伸一郎 ,  末代知子

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L27/0727 ,  H01L29/0603 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/2203 ,  H01L29/407 ,  H01L29/8613 ,  H01L29/7398 ,  H01L29/0684

Abstract: 半导体装置具备：第1电极与第2电极；第1半导体区域，设于两电极之间；第1元件区域，有设于第1半导体区域与第1电极之间的第2半导体区域、设于第1半导体区域与第2电极之间的第3半导体区域、设于第3半导体区域与第2电极之间的第4半导体区域、隔着第1绝缘膜设于第1半导体区域、第3半导体区域及第4半导体区域内的第3电极；第2元件区域，有设于第1半导体区域与第1电极之间杂质浓度高于第1半导体区域的第5半导体区域、设于第1半导体区域与第2电极之间的第6半导体区域；分离区域，有第7半导体区域，位于第1元件区域与第2元件区域之间，第7半导体区域设于第1半导体区域与第2电极之间，与第2电极相接。

公开(公告)号：CN105374866A

公开(公告)日：2016-03-02

申请号：CN201510096751.2

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 田中文悟 ,  末代知子 ,  押野雄一

IPC: H01L29/739

CPC classification number: H01L29/7397 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/407

Abstract: 实施方式的半导体装置包括：第二导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第一导电型的第四半导体区域、第一栅极电极、第一区域、以及第二区域。第一栅极电极隔着第一绝缘膜而设置在第二半导体区域、第三半导体区域、以及第四半导体区域。第一区域设置在第二半导体区域中的第一半导体区域与第三半导体区域之间。第二区域设置在第二半导体区域中的第一区域与第一栅极电极之间。第二区域的第一导电型的载流子密度低于第一区域的第一导电型的载流子密度。

公开(公告)号：CN105321996A

公开(公告)日：2016-02-10

申请号：CN201510098087.5

申请日：2015-03-05

Applicant: 株式会社东芝

Inventor： 末代知子 ,  押野雄一 ,  田中文悟

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/40 ,  H01L21/331

CPC classification number: H01L29/404 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0649 ,  H01L29/7397 ,  H01L29/66348

Abstract: 实施方式的半导体装置包括：第一导电型的第一半导体层；第二导电型的第二半导体层，在所述第一半导体层上设置在单元部与单元部外侧设置着的终端部的交界；第二导电型的第三半导体层，在所述第一半导体层上设置在所述终端部；第一绝缘层，在所述第一半导体层上设置在所述第三与第二半导体层之间；第二绝缘层，在所述第一半导体层上设置在相对于所述第三半导体层与所述第一绝缘层相反的侧；第一导电型的第四半导体层，设置在所述第一半导体层与所述第二绝缘层之间；层间绝缘膜，在所述第一半导体层上与所述第二、第三半导体层、所述第一、第二绝缘层相接而设置；以及多个场板电极，设置在所述层间绝缘膜内，与所述第一半导体层的距离彼此不同。

公开(公告)号：CN104916695A

公开(公告)日：2015-09-16

申请号：CN201410439770.6

申请日：2014-09-01

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子

IPC: H01L29/78

CPC classification number: H01L29/0696 ,  H01L29/086 ,  H01L29/1095 ,  H01L29/45 ,  H01L29/47 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/7395

Abstract: 本发明提供一种能够提高破坏耐量的半导体装置。实施方式的半导体装置包括：第一电极；第二电极；第二导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间；第一导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；第二导电型的第三半导体区域，其设置在所述第二半导体区域与所述第二电极之间；第一导电型的第四半导体区域及第一导电型的第五半导体区域，其等设置在所述第三半导体区域与所述第二电极之间，沿着与从所述第一电极朝向所述第二电极的第一方向交叉的第二方向排列，并且所述第五半导体区域的杂质浓度低于所述第四半导体区域；以及第三电极，其隔着绝缘膜设置在所述第二半导体区域、所述第三半导体区域、所述第四半导体区域、及所述第五半导体区域。

公开(公告)号：CN104916663A

公开(公告)日：2015-09-16

申请号：CN201410447635.6

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/868 ,  H01L29/417

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/0626 ,  H01L29/0649 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/47 ,  H01L29/7397 ,  H01L29/868 ,  H01L29/8725

Abstract: 本发明提供一种回复时的安全动作区域更广的半导体装置。实施方式的半导体装置包含：第1电极；第2电极；第1导电型的第1半导体层，设于所述第1电极与所述第2电极之间，且与所述第1电极相接；第2导电型的第1半导体区域，设于所述第1半导体层与所述第2电极之间，且与所述第2电极相接；第2导电型的第2半导体区域，设于所述第1半导体区域与所述第2电极之间，与所述第2电极相接，且杂质浓度高于所述第1半导体区域的杂质浓度；及绝缘层，一端与所述第2电极相接，另一端位于所述第1半导体层，且沿着第2电极而在从所述第1电极朝所述第2电极的第1方向延伸。

公开(公告)号：CN104078493A

公开(公告)日：2014-10-01

申请号：CN201310722167.4

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  押野雄一

IPC: H01L29/47 ,  H01L29/872 ,  H01L21/329

CPC classification number: H01L27/0716 ,  H01L29/0619 ,  H01L29/0649 ,  H01L29/1602 ,  H01L29/1608 ,  H01L29/2203 ,  H01L29/36 ,  H01L29/407 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/872 ,  H01L29/47

Abstract: 实施方式的半导体装置包括第一电极、第一导电型的第一半导体区域、第一导电型的第二半导体区域、第二导电型的第三半导体区域、第二导电型的第四半导体区域、第二电极以及第一中间金属膜。第一半导体区域设在第一电极之上，具有第一杂质浓度。第二半导体区域设在第一半导体区域之上，具有比第一杂质浓度高的第二杂质浓度。第三半导体区域及第四半导体区域设在第二半导体区域之上。第三半导体区域具有第三杂质浓度。第四半导体区域具有比第三杂质浓度低的第四杂质浓度。第二电极设在第三半导体区域及第四半导体区域之上，与第三半导体区域欧姆接触。第一中间金属膜设在第二电极与第四半导体区域之间，与第四半导体区域进行肖特基接合。

公开(公告)号：CN102280444B

公开(公告)日：2014-02-05

申请号：CN201110071944.4

申请日：2011-03-18

Applicant: 株式会社东芝

Inventor： 平早水启史 ,  出口公彦 ,  小畠万司 ,  末代知子

IPC: H01L27/088

CPC classification number: H01L29/7816 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0873 ,  H01L29/1087 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41758 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/7835

Abstract: 根据实施方式，提供一种半导体装置，具备有选择地设置在半导体层表面的第1基极区域和第2基极区域；设置在各个基极区域表面的第1源极区域与第2源极区域和背栅区域；由第1基极区域与第2基极区域夹持的漂移区域；从漂移区域的表面到内部地设置、彼此对置的第1绝缘体层和第2绝缘体层；和由第1绝缘体层与第2绝缘体层夹持地设置在漂移区域表面的第2导电型的漏极区域，由第1基极区域与第1绝缘体层夹持的漂移区域的部分的距离，比由第2基极区域与第2绝缘体层夹持的漂移区域的部分的距离短。

公开(公告)号：CN103325786A

公开(公告)日：2013-09-25

申请号：CN201210313559.0

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  二宫英彰

IPC: H01L27/082 ,  H01L29/40 ,  H01L29/10

CPC classification number: H01L29/861 ,  H01L29/08 ,  H01L29/0834 ,  H01L29/402 ,  H01L29/7397

Abstract: 能够使形成在相同基板上的不同种类的元件的特性都良好的半导体装置具备：第一导电型的第一半导体层，具有第一及第二面；第二导电型的第二半导体层和第一导电型的第三半导体层，在第一半导体层的第二面侧相互邻接地形成；第二导电型的第四半导体层，在上述第一面侧与第二半导体层对置地形成；第一导电型的第五半导体层，形成在第四半导体层的表面；第二导电型的第六半导体层，在上述第一面侧与第三半导体层对置地形成；和栅电极，形成在贯通第四半导体层的第一沟槽内。第六半导体层的底面的深度比第四半导体层的底面的深度深，第六半导体层的底面与第一半导体层的第二面之间的距离比第四半导体层的底面与第一半导体层的第二面之间的距离短。

公开(公告)号：CN103311242A

公开(公告)日：2013-09-18

申请号：CN201210320528.8

申请日：2012-08-31

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄

IPC: H01L27/06

CPC classification number: H01L29/7397 ,  H01L27/0623 ,  H01L27/0629 ,  H01L29/0649 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/1004 ,  H01L29/407 ,  H01L29/417 ,  H01L29/41708 ,  H01L29/45 ,  H01L29/6609 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7395 ,  H01L29/7813 ,  H01L29/861 ,  H01L29/8613

Abstract: 本发明提供兼具提高RC－IGBT中的二极管的恢复特性和维持欧姆接触性的半导体器件。实施方式的半导体器件具备：基板，由第1导电型半导体构成；基极层，设置在所述基板的一面侧，由第2导电型半导体构成；正极层，在所述基极层的一部分的区域中使杂质总量增加而成；IGBT区域，形成于所述基极层；二极管区域，形成于所述正极层；沟槽，从所述IGBT区域及所述二极管区域的表面侧到达所述基板，且所述二极管区域中的占有面积不同于所述IGBT区域中的占有面积；漏极层，与所述IGBT区域相对置，设置在所述基板的另一面侧，由第2导电型半导体构成；及负极层，与所述二极管区域相对置，与所述漏极层邻接，由第1导电型半导体构成。