公开(公告)号：CN201804866U

公开(公告)日：2011-04-20

申请号：CN201020221047.8

申请日：2010-06-08

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  苏步春 ,  张亮 ,  张帆 ,  牛小燕 ,  林弥

IPC: H01L27/12

Abstract: 本实用新型涉及一种逆导型SOI LIGBT器件单元。常规的SOI LIGBT由于没有集成反向续流器件，不具备逆向导通功能。本实用新型包括半导体衬底、隐埋氧化层、缓冲区、漂移区、阱区、阱接触区、源区、栅氧化层；其中隐埋氧化层将半导体衬底和顶层器件层完全隔离，顶层器件层分为缓冲区和漂移区，内部沟槽隔离氧化层将顶层器件层隔离成主器件部分和续流二极管部分；主器件部分上设置有主器件阳极接触区、主器件阳极短路点区，续流二极管部分设置有续流二极管阴极接触区。本实用新型由于将反向续流二极管集成在SOI LIGBT器件单元结构之中，无需外接任何器件就具有逆向导通能力，有利于节省资源、降低能耗。

公开(公告)号：CN208985163U

公开(公告)日：2019-06-14

申请号：CN201821972122.7

申请日：2018-11-27

Applicant: 杭州电子科技大学

Inventor： 王晓媛 ,  闵晓涛 ,  张雪 ,  张海鹏

IPC: G06F17/50

Abstract: 本实用新型公开了一种基于忆阻器反馈的超混沌系统的电路模型。本实用新型包括忆导项G(w)产生电路，x及-x项产生电路，y及-y项产生电路，z项产生电路，w项产生电路。本实用新型利用集成运算放大器和模拟乘法器电路实现超混沌系统方程中的相应运算，其中，集成运算放大器主要用于实现比例运算、反相运算和积分运算，模拟乘法器用于实现方程中各项的乘积运算。本实用新型结构简单，可用于超混沌系统电路设计、实验以及应用，对超混沌电路在伪随机序列的产生、密码学、保密通信等诸多领域中的应用研究具有重要的实际意义。

公开(公告)号：CN202058737U

公开(公告)日：2011-11-30

申请号：CN201120060220.5

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  孔令军 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩

IPC: H01L29/06 ,  H01L29/739

Abstract: 本实用新型涉及一种具有P埋层的横向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型顺序包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区；n型轻掺杂漂移区顶部两侧嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区的顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有阴极金属电极和阳极金属电极，n型阴极区的顶部设置有第一场氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层。本实用新型提高了器件的纵向耐压，改善了器件的纵向击穿特性，使器件能够适应更高压、更大电流的工作条件，并改善器件的热特性。

公开(公告)号：CN201966214U

公开(公告)日：2011-09-07

申请号：CN201120060217.3

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋

IPC: H01L29/78 ,  H01L29/06

Abstract: 本实用新型涉及一种具有p埋层的SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型在隐埋氧化层上下两侧分别设置p埋层区和p型半导体衬底，p埋层区上设置n型轻掺杂漂移区，轻掺杂漂移区顶部两侧分别设置p型阱区和n型缓冲区，阱区中设置n+型源区和p+型欧姆接触区，缓冲区中设置n+型漏区。器件上部设置有栅氧化层、两个场氧化层、n型多晶硅栅极以及金属层。本实用新型处于阻断态时，n型轻掺杂漂移区与p埋层区之间形成的反向偏置pn结能够承受器件绝大部分纵向耐压，大大拓展了器件横向耐压性能的改善空间，同时薄埋氧层更有利于器件的散热，有助于明显提高器件最高环境工作温度、降低器件散热要求。

公开(公告)号：CN201374335Y

公开(公告)日：2009-12-30

申请号：CN200920116437.6

申请日：2009-03-26

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  张亮 ,  苏步春 ,  张帆 ,  刘国华 ,  徐丽燕

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423

Abstract: 本实用新型涉及集成纵向沟道SOI LDMOS器件单元。现有技术限制了器件结构与主要电学特性的改善。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型将集成SOI LDMOS的沟道方向由横向变为纵向，增加了纵向栅场板，同时将表面漏极变为体漏极，横向栅场板被源场板取代，消除了器件导通时通态电流向漂移区正表面集中的不良效应，降低了扩展电阻，改善了漂移区电导调制效应，提高了态电流，降低了通态电阻和通态压降，从而降低了通态功耗，基本消除器件层纵向耐压限制，减小芯片面积，改善器件耐高温特性。

公开(公告)号：CN2914330Y

公开(公告)日：2007-06-20

申请号：CN200620103935.3

申请日：2006-05-24

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  徐文杰 ,  许杰萍 ,  高明煜 ,  刘国华 ,  徐丽燕

IPC: H01L27/12

Abstract: 本实用新型涉及一种集成抗静电损伤二极管的SOI LIGBT器件单元。常规的SOI LIGBT由于高压静电引起栅击穿造成静电损伤。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、阴极区、抗ESD二极管阴极区、栅氧化层、缓冲区、阳极区、阳极接触区、阳极短路点区、场氧区、多晶硅栅极区、栅极隔离氧化层、接触孔和金属电极引线与互连线。本实用新型由于将抗ESD二极管集成在SOI LIGBT器件单元结构之中，使其在无需外接任何器件就具有较强的抗ESD能力，能够显著改善SOI LIGBT器件自我抗ESD保护性能，减小采用该种器件的各种电力电子系统的体积、重量和成本，并提高系统可靠性。

公开(公告)号：CN203707141U

公开(公告)日：2014-07-09

申请号：CN201420006480.8

申请日：2014-01-02

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  李俊杰 ,  孟晓 ,  余育新 ,  宁祥 ,  陈紫菱

IPC: H01L29/78 ,  H01L29/423

Abstract: 本实用新型涉及一种集成梳状栅纵向沟道SOILDMOS单元。常规SOILDMOS导通沟道宽度小，通态电流小，通态线性电阻大，输出电流能力弱。本实用新型包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、横向梳状纵向栅、横向梳状纵向栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本实用新型由于将集成纵向沟道SOILDMOS的栅改进为横向梳状纵向栅结构，增加了器件导通态的比沟道宽度，一方面减小了器件沟道电阻，增大了通态电子流注入，凭借电导调制效应减小漂移区通态电阻，从而降低通态压降和功耗；另一方面则提高了器件的输出电流能力。

公开(公告)号：CN202018966U

公开(公告)日：2011-10-26

申请号：CN201120060225.8

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  汪洋 ,  赵伟立 ,  刘怡新 ,  吴倩倩 ,  孔令军

IPC: H01L29/06 ,  H01L29/739

Abstract: 本实用新型涉及一种具有p埋层的纵向沟道SOI LIGBT器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型顺序包括p型半导体衬底、隐埋氧化层、p埋层区，p埋层区的顶部依次并排设置有金属栅极、n型重掺杂多晶硅栅、栅氧化层和n型轻掺杂漂移区，在n型轻掺杂漂移区顶部两侧分别嵌入第一p型阱区和n型缓冲区，第一p型阱区的顶部嵌入n型阴极区和第一p阱欧姆接触区，n型缓冲区的顶部嵌入第二p型阱区和阳极短路点区，第二p型阱区顶部嵌入第二p阱欧姆接触区；器件单元顶部设置有第一场氧化层、第二场氧化层、阳极金属电极和阴极金属电极。本实用新型降低了扩展电阻，改善了漂移区电导调制效应，降低了通态功耗，并明显改善器件的热特性。

公开(公告)号：CN201673910U

公开(公告)日：2010-12-15

申请号：CN201020221058.6

申请日：2010-06-08

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  齐瑞生 ,  洪玲伟

IPC: H01L27/12

Abstract: 本实用新型涉及一种厚膜SOI结构。本实用新型依次包括半导体衬底、薄隐埋氧化层、P型硅隐埋层和N型顶层硅膜。半导体衬底和N型顶层硅膜中的杂质为均匀分布；半导体衬底厚度为100～300μm，掺杂硼浓度为1013～1015cm-3；N型顶层硅膜厚度为2～70μm，掺杂磷浓度为5×1014～2×1016cm-3；薄隐埋氧化层是厚度为50～300nm的二氧化硅；P型硅隐埋层材料为硅，厚度为22～145μm，掺杂杂质元素包括铝、镓、硼。本实用新型在表面终端技术、漂移区长度优化等方面具有显著提高，有利于节能降耗、保护环境。

公开(公告)号：CN202018967U

公开(公告)日：2011-10-26

申请号：CN201120060193.1

申请日：2011-03-10

Applicant: 杭州电子科技大学

Inventor： 张海鹏 ,  许生根 ,  刘怡新 ,  吴倩倩 ,  孔令军 ,  汪洋 ,  赵伟立

IPC: H01L29/78 ,  H01L29/06

Abstract: 本实用新型涉及一种具有p埋层的纵向沟道SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型包括p型半导体衬底、隐埋氧化层、p型埋层区、n型轻掺杂漂移区、p型阱区、p型欧姆接触区、n型源区、纵向栅氧化层、n型缓冲区、n型漏区、场氧区、纵向n型多晶硅栅极和金属电极引线。器件上部设置有深沟槽纵向栅氧化层、两个场氧化层、纵向n型多晶硅栅极以及金属层。本实用新型在n型轻掺杂漂移区与隐埋氧化层之间引入p型埋层区，当器件处于正向阻断态且漏源之间存在高压时，形成的反向偏置pn结能够承受器件绝大部分纵向耐压，提高了器件的纵向耐压性能，改善了器件电学特性的热稳定性、耐高温特性和器件的散热特性。