-
公开(公告)号：CN102446087A
公开(公告)日：2012-05-09
申请号：CN201010508876.9
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预取方法与预取装置。所述指令预取装置，用于向处理器核心提供指令预取服务，包括：取指控制单元，用于接收处理器核心提供的预取请求，基于所述预取请求在指令缓存单元搜索与所述预取请求对应的指令，或指示指令缓存单元从片外主存中获取与所述预取请求对应的指令；基于所述预取请求指示指令缓存单元将与预取请求对应的指令提供给处理器核心；指令缓存单元，用于存储指令；响应所述取指控制单元的指示，从片外主存中获取与所述预取请求对应的指令，以及将与预取请求对应的指令提供给处理器核心。本发明的指令预取方法与预取装置以较为简便的方式实现了多核处理器的指令预取，简化了硬件指令存储的管理逻辑，提高了处理器的处理效率。
-
公开(公告)号：CN106126440B
公开(公告)日：2019-01-25
申请号：CN201610459904.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/0811 , G06F12/0897
-
公开(公告)号：CN106126434A
公开(公告)日：2016-11-16
申请号：CN201610460009.X
申请日：2016-06-22
Applicant: 中国科学院计算技术研究所 , 无锡江南计算技术研究所
IPC: G06F12/02 , G06F12/0893
CPC classification number: G06F12/0269 , G06F12/0893
Abstract: 本发明适用于计算机技术领域，提供了一种中央处理器缓存区的缓存行的替换方法及装置，所述方法包括：步骤1，根据分别缓存在所述中央处理器缓存区的多个缓存行中的多个应用程序的任务的优先级标识值和被访问的时间间隔，计算所述中央处理器缓存区中需要被替换的缓存行；步骤2，将所述中央处理器缓存区中需要被替换的缓存行进行替换。借此，本发明提高了实时性数据块的命中率。
-
公开(公告)号：CN105354169A
公开(公告)日：2016-02-24
申请号：CN201510673521.8
申请日：2015-10-15
Applicant: 浪潮电子信息产业股份有限公司 , 无锡江南计算技术研究所
IPC: G06F15/18
CPC classification number: G06F15/18
Abstract: 本发明提供了一种基于动态一致性约束的图计算异步迭代方法，包括：开始图计算异步迭代处理，并且在开始时将所有节点中的活跃点的异步迭代模式设置为点一致异步迭代模式；在图计算异步迭代处理的过程中，改变至少一部分当前活跃点的异步迭代模式。
-
公开(公告)号：CN102761472B
公开(公告)日：2015-07-15
申请号：CN201110110820.2
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: H04L12/701 , H04L29/10
Abstract: 一种通信端口的路由方法包括：获取拓扑结构描述文件；获取通信源端的端口的名称；在所述拓扑结构描述文件中查找与所述通信源端的端口对应的通信目的端的端口的名称及通信目的端的标识；记录通信端口信息，基于所述通信端口信息为所述通信源端和通信目的端建立通信端口并配置通信通道。本发明公开的技术方案，降低了部件模型和并行事务级模拟系统之间的耦合度，提高并行事务级模拟系统的开发效率，降低对部件模型和并行事务级模拟系统维护的开销。
-
Patent Agency Ranking
公开(公告)号：CN102904943B
公开(公告)日：2015-07-08
申请号：CN201210372418.6
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H04L29/08 , H04L12/863
Abstract: 本发明提供了一种基于嵌入式处理器存储接口的集群计算系统混合通信方法。将嵌入式处理器集成的网络控制器通过网络收发器连接至第一网络。将并行存储接口通过混合网络通信模块连接至第二网络。当并行接口状态机从与并行存储接口连接的存储总线接收到数据时，将数据存放到发送队列。利用接收控制逻辑从第二网络接收到数据包并拆解数据包，然后根据数据包的目的地址，选择将数据包存放到接收队列或转发队列，其中接收队列缓存待转发至并行存储接口的数据。当接收队列非空，且与并行存储接口连接的存储总线未占用时，将数据发送到存储总线上。利用发送控制逻辑对发送队列和转发队列进行仲裁，基于年龄策略选择最老年龄的数据包进行发送。
-
公开(公告)号：CN102446112B
公开(公告)日：2015-05-20
申请号：CN201010508848.7
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/45
CPC classification number: Y02D10/41
Abstract: 一种指令处理装置和处理器、指令翻译装置和方法，所述指令处理装置用于处理目标指令，所述目标指令由二进制码表示，用于求逻辑表达式的运算结果，所述目标指令包括所述逻辑表达式的真值表中逻辑表达式的值和操作数，以及目标操作数，所述逻辑表达式的操作数至少为二个；所述指令处理装置包括：解析单元，用于解析所述目标指令，获取所述真值表中逻辑表达式的值和操作数以及目标操作数；多路选择单元，根据所述真值表中逻辑表达式的值和操作数输出逻辑运算的结果至所述目标操作数。本发明的指令处理装置和处理器、指令翻译装置和方法，加快了处理器处理逻辑运算的效率，提高了处理器的应用性能，有效的降低了处理器的功耗。
-
公开(公告)号：CN102760097B
公开(公告)日：2015-01-14
申请号：CN201110110819.X
申请日：2011-04-29
Applicant: 无锡江南计算技术研究所
IPC: G06F11/36
Abstract: 一种计算机体系结构性能模拟方法及系统，所述计算机体系结构性能模拟方法包括：建立包含目标应用的基本模块的应用抽象模型，所述基本模块包括基本计算模块和基本通信模块；根据目标机的体系结构特征，建立所述基本模块的体系结构抽象模型；建立包含通用模拟平台的体系结构性能模拟器，并将所述体系结构抽象模型以模块形式耦合至所述体系结构性能模拟器中，所述体系结构性能模拟器具有与所述应用抽象模型进行通信的模拟接口；调用所述模拟接口，以参数形式传递所述应用抽象模型的计算信息和通信信息，驱动所述体系结构性能模拟器完成目标机体系结构的性能模拟。所述模拟方法简化了性能模拟器实现，提升模拟速度，提高运行和配置的灵活性。
-
公开(公告)号：CN103076849B
公开(公告)日：2014-07-02
申请号：CN201210580256.5
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
Inventor： 谢向辉 , 吴东 , 钱磊 , 原昊 , 张昆 , 臧春峰 , 郝子宇 , 张鲁飞 , 李玺 , 严忻凯 , 邬贵明 , 方兴 , 叶楠 , 胡苏太 , 韦海亮 , 周浩杰 , 陶志荣
Abstract: 一种可重构微服务器系统，包括：微处理器、系统总线、内存、可重构加速部件以及输入输出外设；其中，微处理器、内存和输入输出外设连接至系统总线，从而微处理器通过系统总线与内存和输入输出外设进行数据交换；而且，可重构加速部件连接至微处理器和/或系统总线，从而与微处理器和/或连接在系统总线上的内存和输入输出外设进行数据交换。此外，可重构加速部件可以连接独立的内存、输入输出外设和其它扩展接口。
-
公开(公告)号：CN102446087B
公开(公告)日：2014-02-26
申请号：CN201010508876.9
申请日：2010-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F9/38
Abstract: 一种指令预取方法与预取装置。所述指令预取装置，用于向处理器核心提供指令预取服务，包括：取指控制单元，用于接收处理器核心提供的预取请求，基于所述预取请求在指令缓存单元搜索与所述预取请求对应的指令，或指示指令缓存单元从片外主存中获取与所述预取请求对应的指令；基于所述预取请求指示指令缓存单元将与预取请求对应的指令提供给处理器核心；指令缓存单元，用于存储指令；响应所述取指控制单元的指示，从片外主存中获取与所述预取请求对应的指令，以及将与预取请求对应的指令提供给处理器核心。本发明的指令预取方法与预取装置以较为简便的方式实现了多核处理器的指令预取，简化了硬件指令存储的管理逻辑，提高了处理器的处理效率。
-
-
-
-
-
-
-
-
-
Search Results
69
records
(took 0.047 seconds)
