-
公开(公告)号：CN111128736B
公开(公告)日：2023-04-11
申请号：CN201911031414.X
申请日：2019-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 一种半导体元件的制造方法及其元件。半导体元件的制造方法包括：形成鳍结构，具有下鳍结构和设置在下鳍结构上的上鳍结构。上鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层。第一半导体层被部分地蚀刻以减少第一半导体层的宽度。形成氧化物层在上鳍结构上。形成牺牲栅极结构在具有氧化物层的上鳍结构上。形成源极/漏极磊晶层在鳍结构的源极/漏极区域上。去除牺牲栅极结构以形成栅极空间。去除氧化物层以暴露栅极空间中的第二半导体层。形成栅极结构在栅极空间中的第二半导体层的周围。
-
公开(公告)号：CN110649095B
公开(公告)日：2023-04-11
申请号：CN201910354387.3
申请日：2019-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/786 , H01L21/335 , H01L21/336 , B82Y10/00
Abstract: 本揭露是有关于一种半导体装置，即纳米线场效晶体管装置包含配置为半导体主体的纳米线条带的垂直堆叠。一个或多个顶部纳米线条带凹陷且较堆叠于下方的其余纳米线条带短。内间隔物均匀地形成于凹陷的纳米线条带及其余的纳米线条带附近。源极/漏极结构形成于内间隔物的外部，且栅极结构形成于内间隔物的内部，其中内间隔物围绕纳米线条带。
-
公开(公告)号：CN110783200B
公开(公告)日：2023-03-10
申请号：CN201910675829.4
申请日：2019-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423 , H01L29/167
Abstract: 本揭示是关于半导体元件及其制造方法。在制造半导体元件的方法中，鳍结构形成于底部鳍结构上方，其中鳍结构为交替堆叠第一半导体层及第二半导体层。具有侧壁间隔物的牺牲栅极结构形成于鳍结构上方。去除未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域。横向凹陷第二半导体层。介电内部间隔物形成在经凹陷第二半导体层的横向端部。横向凹陷第一半导体层。形成源极/漏极磊晶层以接触经凹陷第一半导体层的横向端部。去除第二半导体层，从而露出通道区域中的第一半导体层。围绕第一半导体层形成栅极结构。
-
公开(公告)号：CN110676304B
公开(公告)日：2022-11-01
申请号：CN201910439996.9
申请日：2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种制造半导体器件的方法包括：在半导体衬底上形成沿第一方向延伸的多个鳍结构。每个鳍结构包括靠近半导体衬底的第一区域和远离半导体衬底的第二区域。在第一相邻鳍结构对的第一区域之间形成导电层。在鳍结构的第二区域上方形成沿与第一方向基本垂直的第二方向延伸的栅电极结构，并且在栅电极结构上形成包括至少一条导线的金属化层。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN115207217A
公开(公告)日：2022-10-18
申请号：CN202210145057.5
申请日：2022-02-17
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及半导体结构、电子装置及半导体结构的制造方法。半导体结构包含第一金属‑电介质‑金属层、第一电介质层、第一导电层、第二导电层及第二电介质层。第一金属‑电介质‑金属层包含多个第一指状物、多个第二指状物及第一电介质材料。第一指状物电连接到第一电压。第二指状物电连接到不同于第一电压的第二电压，且第一指状物及第二指状物平行且交错地布置。第一电介质材料在第一指状物与第二指状物之间。第一电介质层在第一金属‑电介质‑金属层上方。第一导电层在第一电介质层上方。第二导电层在第一导电层上方。第二电介质层在第一导电层与第二导电层之间。
-
Patent Agency Ranking
公开(公告)号：CN110690216B
公开(公告)日：2022-08-23
申请号：CN201910584958.2
申请日：2019-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/06 , H01L21/8238
Abstract: 本发明的实施例提供了半导体器件及其形成方法。半导体器件包括在第一方向上延伸并且设置在半导体衬底的第一区域上方的第一多个堆叠纳米线结构。第一多个堆叠纳米线结构的每个纳米线结构均包括在基本垂直于第一方向的第二方向上布置的多条纳米线。纳米线堆叠绝缘层位于衬底和第一多个堆叠纳米线结构的每个纳米线结构的最靠近衬底的纳米线之间。至少一个第二堆叠纳米线结构设置在半导体衬底的第二区域上方，并且浅沟槽隔离层位于半导体衬底的第一区域和第二区域之间。
-
公开(公告)号：CN109585448B
公开(公告)日：2021-04-20
申请号：CN201711278787.8
申请日：2017-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明实施例提供一种半导体器件，其包括：衬底；在衬底上方的I/O器件；以及在衬底上方的核心器件。I/O器件包括第一栅极结构，第一栅极结构具有：界面层；在界面层上方的第一高k介电堆叠件；以及导电层，导电层在第一高k介电堆叠件上方并且与第一高k介电堆叠件物理接触。核心器件包括第二栅极结构，第二栅极结构具有：界面层；在界面层上方的第二高k介电堆叠件；以及导电层，导电层在第二高k介电堆叠件上方并且与第二高k介电堆叠件物理接触。第一高k介电堆叠件包括第二高k介电堆叠件和第三介电层。本发明实施例还提供一种制造半导体器件的方法。
-
公开(公告)号：CN110783200A
公开(公告)日：2020-02-11
申请号：CN201910675829.4
申请日：2019-07-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423 , H01L29/167
Abstract: 本揭示是关于半导体元件及其制造方法。在制造半导体元件的方法中，鳍结构形成于底部鳍结构上方，其中鳍结构为交替堆叠第一半导体层及第二半导体层。具有侧壁间隔物的牺牲栅极结构形成于鳍结构上方。去除未由牺牲栅极结构覆盖的鳍结构的源极/漏极区域。横向凹陷第二半导体层。介电内部间隔物形成在经凹陷第二半导体层的横向端部。横向凹陷第一半导体层。形成源极/漏极磊晶层以接触经凹陷第一半导体层的横向端部。去除第二半导体层，从而露出通道区域中的第一半导体层。围绕第一半导体层形成栅极结构。
-
公开(公告)号：CN110783192A
公开(公告)日：2020-02-11
申请号：CN201910697363.8
申请日：2019-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/335 , H01L21/336 , H01L29/775 , H01L29/78 , H01L29/161 , H01L29/165 , H01L21/8238 , H01L27/092
Abstract: 在制造半导体器件的方法中，在底部鳍结构上方形成鳍结构，其中包含Ge的第一半导体层和第二半导体层交替堆叠。增大第一半导体层中的Ge浓度。在鳍结构上方形成牺牲栅极结构。在鳍结构的源极/漏极区上方形成源极/漏极外延层。去除牺牲栅极结构。去除沟道区中的第二半导体层，从而释放其中Ge浓度增大的第一半导体层。在Ge浓度增大的第一半导体层周围形成栅极结构。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN110491942A
公开(公告)日：2019-11-22
申请号：CN201811278768.X
申请日：2018-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L29/417 , H01L21/336 , H01L27/088 , H01L21/8234
Abstract: 本揭露涉及多栅极半导体装置和其形成方法。一种多栅极半导体结构，其包含多个纳米线、放置在所述多个纳米线上方的栅极结构和在所述多个纳米线的各者的两端处的源极/漏极结构。所述源极/漏极结构包含导体，且所述导体的底面低于所述多个纳米线。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.037 seconds)
