公开(公告)号：CN107248530A

公开(公告)日：2017-10-13

申请号：CN201710452796.8

申请日：2017-06-15

Applicant: 北京大学

Inventor： 黄如 ,  贾润东 ,  黄芊芊 ,  赵阳 ,  王慧敏 ,  陈诚

IPC: H01L29/66 ,  H01L21/331

Abstract: 本发明公开了一种二维材料/半导体异质结垂直隧穿场效应晶体管及制备方法，通过能带设计使得关态时该器件形成交错式能带结构，即二维材料和半导体材料之间不存在隧穿窗口，能获得极低的关态电流。施加栅压能够调控二维材料/半导体异质结处的能带对准方式，使得器件在开态时形成错层式能带结构，有效隧穿势垒高度为负值，同时，载流子从源区隧穿到沟道区，能够实现直接隧穿，可以获得大的开态电流。该器件采用高掺杂的三维半导体材料作为源区材料，其与金属源电极等势，同时由于二维材料的厚度超薄，栅压可调控二维材料以及二维材料/半导体异质结界面处的能带，所以可获得理想的栅控能力。本发明制备工艺简单，与传统的半导体工艺兼容性大。

公开(公告)号：CN104347692B

公开(公告)日：2017-06-06

申请号：CN201410448766.6

申请日：2014-09-04

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王阳元

IPC: H01L29/739 ,  H01L21/331

Abstract: 一种抑制输出非线性开启的隧穿场效应晶体管，包括隧穿源区，沟道区，漏区，半导体衬底区，位于沟道区上方的栅介质层，以及位于栅介质层之上的控制栅；所述的沟道区位于隧穿源区上方且位置与隧穿源区部分重叠，在沟道区与隧穿源区界面处形成隧穿结；所述漏区与沟道区平行，位于沟道区的另一侧；所述控制栅位于沟道区与隧穿源区重叠部分的上方，而在靠近漏区附近的沟道区存在一个没有控制栅覆盖的区域；并且，所述沟道区选用能态密度低于1E18cm‑3的半导体材料。该隧穿场效应晶体管可以有效抑制器件输出特性中的非线性开启现象，并保持了较陡直的亚阈值斜率。

公开(公告)号：CN104241375B

公开(公告)日：2017-03-22

申请号：CN201410438469.3

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公布了一种跨骑型异质结共振隧穿场效应晶体管及其制备方法，该器件包括隧穿源区，沟道区，漏区和位于沟道上方的控制栅，其中，隧穿源区与沟道区的异质隧穿结的能带结构为跨骑型异质结。若为N型器件则在隧穿源区与沟道区的异质隧穿结交界面处，隧穿源区导带底位于沟道区导带底的上方，隧穿源区价带顶位于沟道区价带顶下方；若为P型器件则隧穿源区导带底位于沟道区导带底的下方，隧穿源区价带顶位于沟道区价带顶上方。本发明可显著提高隧穿场效应晶体管的开态电流，同时保持较陡直的亚阈值斜率。其制备工艺简单有效，极大降低生产成本。

公开(公告)号：CN104269439B

公开(公告)日：2017-01-25

申请号：CN201410485848.8

申请日：2014-09-22

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  朱昊 ,  王阳元

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明公开一种嵌入层异质结隧穿场效应晶体管及其制备方法，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该嵌入层异质结隧穿场效应晶体管的垂直沟道区的两侧分别设有控制栅，该控制栅为L型结构，两个控制栅与垂直沟道区之间分别设有栅介质层，在垂直沟道区的上方设有隧穿源区，隧穿源区与沟道区之间设有一嵌入层，嵌入层的厚度小于隧穿结处空间电荷区宽度，在隧穿源区与嵌入层的交界面处形成错层型异质结，在嵌入层与沟道区的交界面处形成交错型异质结。与现有的TFET相比，本发明不仅显著增大了器件开态电流，同时保持了较低的关态电流。

公开(公告)号：CN103579324B

公开(公告)日：2016-04-06

申请号：CN201310576433.7

申请日：2013-11-18

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  吴春蕾 ,  王佳鑫 ,  王阳元

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/423 ,  H01L21/331 ,  H01L21/28

CPC classification number: H01L29/7835 ,  H01L21/02636 ,  H01L21/0274 ,  H01L21/26513 ,  H01L21/266 ,  H01L21/28238 ,  H01L21/308 ,  H01L21/32139 ,  H01L21/324 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/08 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/165 ,  H01L29/205 ,  H01L29/225 ,  H01L29/267 ,  H01L29/66356 ,  H01L29/66659 ,  H01L29/66977 ,  H01L29/7391

Abstract: 本发明公开了一种三面源隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。本发明利用三面源的强耗尽作用，器件能等效实现陡直的源结掺杂浓度的效果，更加显著地优化TFET器件的亚阈值斜率，并同时提升器件的导通电流，且栅和漏之间存在栅未覆盖区，一方面有效地抑制了器件的双极导通效应，同时能抑制小尺寸下源结边角处的寄生隧穿电流。该器件的制备方法简单且精确可控，利用刻蚀后外延的方法生成沟道能进一步有利于实现陡直的源掺杂浓度梯度和形成异质结，且后栅工艺的制备流程有利于集成形成高质量的高k栅介质/金属栅，进一步提高器件的性能。

公开(公告)号：CN103594376B

公开(公告)日：2016-02-17

申请号：CN201310552567.5

申请日：2013-11-08

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  吴春蕾 ,  王佳鑫 ,  詹瞻 ,  王阳元

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/66977 ,  H01L21/266 ,  H01L21/3065 ,  H01L21/3085 ,  H01L21/324 ,  H01L29/0657 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/36 ,  H01L29/66356 ,  H01L29/66666 ,  H01L29/7391 ,  H01L29/7827

Abstract: 本发明公开了一种结调制型隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管利用垂直沟道区三面包围的高掺杂源区提供的PN结能有效耗尽沟道区，使得栅下表面沟道能带提高，当器件发生带隧穿时能获得比传统TFET更陡的能带和更窄的隧穿势垒宽度，等效实现了陡直的隧穿结掺杂浓度梯度的效果，从而大幅提高传统TFET的亚阈特性并同时提升器件的导通电流。本发明在与现有的CMOS工艺兼容的条件下，一方面有效地抑制了器件的双极导通效应，同时能抑制小尺寸下源结边角处的寄生隧穿电流，能等效实现陡直的源结掺杂浓度的效果。

公开(公告)号：CN103474464B

公开(公告)日：2016-02-17

申请号：CN201310377553.4

申请日：2013-08-27

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  吴春蕾 ,  王佳鑫 ,  詹瞻 ,  王阳元

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/423 ,  H01L29/08 ,  H01L21/336

CPC classification number: H01L29/7833 ,  H01L21/0415 ,  H01L29/0865 ,  H01L29/1033 ,  H01L29/41775 ,  H01L29/66356 ,  H01L29/66492 ,  H01L29/7391

Abstract: 本发明公开了一种复合机制的条形栅隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管通过改变栅形貌，利用条形栅两侧的PN结耗尽效应使得栅下表面沟道能带提高，改善了器件的亚阈特性，并利用双掺杂源区引入的复合机制有效地提高了器件的开态电流，且“工”字犁的有源区的设计可以大大抑制从两部分掺杂源区到掺杂漏区之间的体泄漏电流，包括源漏直接隧穿电流和穿通电流，抑制了短沟效应，从而使得器件能应用在更小的尺寸下。

公开(公告)号：CN102945861B

公开(公告)日：2015-12-23

申请号：CN201210486683.7

申请日：2012-11-26

Applicant: 北京大学

Inventor： 黄如 ,  黄芊芊 ,  邱颖鑫 ,  詹瞻 ,  王阳元

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/78 ,  H01L29/0847 ,  H01L29/42312 ,  H01L29/42364 ,  H01L29/66356 ,  H01L29/66477 ,  H01L29/7391

Abstract: 本发明公开了一种条形栅调制型隧穿场效应晶体管及其制备方法，属于CMOS超大集成电路（ULSI）中的场效应晶体管逻辑器件与电路领域。该隧穿场效应晶体管包括一个控制栅，一个栅介质层，一个半导体衬底，一个高掺杂源区和一个高掺杂漏区，所述高掺杂源区和漏区分别位于控制栅的两侧，所述控制栅为栅长大于栅宽的条形结构，控制栅的一侧与高掺杂漏区连接，控制栅的另一侧向高掺杂源区横向延伸，位于控制栅下的区域为沟道区，该控制栅的栅宽小于2倍的源耗尽层宽度。采用条形栅结构调制了源端隧穿结，实现了等效于源结具有陡直掺杂浓度梯度的效果，提高了TFET器件的性能且制备方法简单。

公开(公告)号：CN103151391B

公开(公告)日：2015-08-12

申请号：CN201310084972.9

申请日：2013-03-18

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王超 ,  王佳鑫 ,  王阳元

IPC: H01L29/788 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/66977 ,  B82Y10/00 ,  H01L21/266 ,  H01L21/28194 ,  H01L21/28202 ,  H01L29/0649 ,  H01L29/0676 ,  H01L29/0847 ,  H01L29/1041 ,  H01L29/16 ,  H01L29/161 ,  H01L29/20 ,  H01L29/401 ,  H01L29/413 ,  H01L29/41775 ,  H01L29/42376 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/51 ,  H01L29/518 ,  H01L29/66356 ,  H01L29/66439 ,  H01L29/66484 ,  H01L29/66666 ,  H01L29/7391 ,  H01L29/7827 ,  H01L29/7831

Abstract: 一种垂直非均匀掺杂沟道的短栅隧穿场效应晶体管及制备方法。所述短栅隧穿场效应晶体管具有垂直沟道并且沟道区掺杂为缓变非均匀掺杂，沟道掺杂浓度沿垂直方向呈高斯分布并且靠近漏端处沟道掺杂浓度较高，靠近源端处沟道掺杂浓度较低；另外，在垂直沟道两侧具有双控制栅并且控制栅为L型短栅结构，在靠近漏端处沟道存在一个没有栅覆盖的区域，而在源区存在一个栅过覆盖区域。与现有的TFET相比，本发明所述短栅隧穿场效应晶体管，有效抑制了漏端电场对源端隧穿结处隧穿宽度的影响，弱化了输出隧穿电流对漏端电压的超e指数关系，显著改善了器件输出特性。同时，该隧穿场效应晶体管也有利于增大器件导通电流，获得更陡直的亚阈值斜率。

公开(公告)号：CN104241373A

公开(公告)日：2014-12-24

申请号：CN201410438228.9

申请日：2014-08-29

Applicant: 北京大学

Inventor： 黄如 ,  吴春蕾 ,  黄芊芊 ,  王佳鑫 ,  王阳元

IPC: H01L29/78 ,  H01L29/41 ,  H01L21/336

CPC classification number: H01L29/7391 ,  H01L29/66356

Abstract: 本发明公布了一种反错层型异质结共振隧穿场效应晶体管及其制备方法。该器件包括隧穿源区、沟道区、漏区和位于沟道区上方的控制栅，其中，隧穿源区与沟道区的异质隧穿结的能带结构为反错层型异质结。若为N型器件则在隧穿源区与沟道区的异质隧穿结交界面处，隧穿源区的导带底位于沟道区的价带顶以下；若为P型器件则隧穿源区的价带顶位于沟道区的导带底以上。本发明可显著提高隧穿场效应晶体管的开态电流，同时有效抑制器件关态电流，保持较陡直的亚阈值斜率。其制备方法有效地利用标准工艺制备由TFET组成的低功耗集成电路，极大地降低生产成本，工艺简单。