-
公开(公告)号：CN101872837B
公开(公告)日：2012-11-21
申请号：CN200910082890.4
申请日：2009-04-22
Applicant: 北京大学
Abstract: 本发明涉及微电子半导体技术领域，公开了一种阻变层和具有该阻变层的阻变存储器及制备工艺。通过在阻变存储器的底电极上连续淀积三层金属薄膜形成合金层，然后形成阻变层的工艺方法，实现了对阻变层中细丝导电通道产生的有效控制，从而改善了阻变存储器的一致性。本发明能与传统的半导体生产工艺相兼容，工艺简单，生产成本低。
-
公开(公告)号：CN102623046A
公开(公告)日：2012-08-01
申请号：CN201110032218.1
申请日：2011-01-28
Applicant: 北京大学
CPC classification number: G11C13/0007 , G11C11/5685 , G11C13/0069 , G11C2013/0073 , G11C2013/0083
Abstract: 一种能够实现多进制加法计算的阻变器件，以及利用阻变器件实现多进制加法计算的方法，所述阻变器件具有从高阻态到低阻态的多个阻值，每个阻值对应于一存储值，通过连续施加具有相同宽度和高度的set脉冲电压使阻变器件的存储值顺序加1，通过施加一reset脉冲电压使阻变器件的存储值置0，同时通过施加一个set脉冲电压使高位阻变器件的存储值加1，由此实现多进制加法计算。通过对阻变器件的操作可以同时实现数据存储和多进制加法运算，从而大大简化了电路结构，便于实现存储和计算的统一应用。
-
公开(公告)号：CN102522071A
公开(公告)日：2012-06-27
申请号：CN201110457485.3
申请日：2011-12-30
Applicant: 北京大学
IPC: G09G3/36
Abstract: 本发明是一种LCD像素选择信号产生电路、LCD控制器及其方法，该像素选择信号产生电路包括：多级电平产生电路，包括阻变器件，通过改变阻变器件的阻态，得到选通波形所需要的多级电平值；阻变器件阻态复位控制电路，根据产生的电平的级数周期产生阻变器件的复位信号，使阻变器件回复为高阻态。本发明提出了利用阻变器件实现产生像素选择信号的电路、LCD控制器及其控制方法，阻变器件不但具有原来的通过阻值状态存储数据的能力，还可以实现LCD中像素选择的功能，从而简化了电路结构，为LCD的设计和制造提供了基础。
-
公开(公告)号：CN102403044A
公开(公告)日：2012-04-04
申请号：CN201010275600.0
申请日：2010-09-08
Applicant: 北京大学
IPC: G11C29/56
CPC classification number: G11C29/00 , G11C7/04 , G11C13/00 , G11C13/0007 , G11C13/0035 , G11C13/0069 , G11C29/06 , G11C29/50016 , G11C2013/0073
Abstract: 本发明公开了一种测试RRAM器件的数据保持特性的方法，包括以下步骤：a)控制样品台的温度，将RRAM器件保持为预定的温度；b)将RRAM器件设置为高阻态或低阻态；c)向RRAM器件施加预定的测试电压，使其发生电阻态失效，以测量数据保持时间；d)重复步骤a)-c)，进行多次测量；e)利用多次测量的数据保持时间，计算出RRAM器件的电阻态失效概率F(t)；以及f)对电阻态失效概率F(t)进行拟合，并利用拟合得到的参数进一步计算出预期数据保持时间tE。优选地，利用电压加速和温度加速相结合预测RRAM器件的数据保持时间。该测试方法可以准确且快速地评估RRAM器件的数据保持特性。
-
公开(公告)号：CN102142516A
公开(公告)日：2011-08-03
申请号：CN201010580793.0
申请日：2010-12-09
Applicant: 北京大学
Abstract: 本发明公开了一种具有自选择抗串扰功能的阻变存储器，包括：上电极、下电极，以及位于所述上电极和下电极之间的阻变层，其中，所述阻变层包括具有阻变特性的氧化物材料。本发明还提供了一种包括上述阻变存储器的交叉阵列存储电路。本发明采用具有阻变特性的氧化物材料作为存储介质，从而利用在阻变层和电极之间形成整流特性来实现了存储器的自选择抗串扰功能，由于不需要引入额外的选择器件，这种1R存储单元在高密度集成和功耗上都具有明显的优势，即，能够简化工艺步骤，降低电路功耗和提高阻变存储器集成密度，从而能够满足交叉阵列存储电路的需求。
-
Patent Agency Ranking
公开(公告)号：CN101872837A
公开(公告)日：2010-10-27
申请号：CN200910082890.4
申请日：2009-04-22
Applicant: 北京大学
Abstract: 本发明涉及微电子半导体技术领域，公开了一种阻变层和具有该阻变层的阻变存储器及制备工艺。通过在阻变存储器的底电极上连续淀积三层金属薄膜形成合金层，然后形成阻变层的工艺方法，实现了对阻变层中细丝导电通道产生的有效控制，从而改善了阻变存储器的一致性。本发明能与传统的半导体生产工艺相兼容，工艺简单，生产成本低。
-
公开(公告)号：CN102969328B
公开(公告)日：2015-09-16
申请号：CN201210521448.9
申请日：2012-12-06
Applicant: 北京大学
Abstract: 本发明公开了一种阻变存储器交叉阵列结构及其制备方法。该结构包括：衬底，衬底上的衬底隔离层，衬底隔离层上方间隔排列的由金属层和隔离层重复叠加组成的条形结构，垂直于衬底隔离层和条形结构的间隔排列的金属柱，所述金属柱与衬底隔离层和条形结构之间存在阻变层。采用本发明的方法及其结构显著提高了集成密度；避免二极管在尺寸缩小后出现的提供电路能力不足的问题；实现多层的交叉阵列结构，显著降低了制造成本，非常适合大规模生产。
-
公开(公告)号：CN104898990A
公开(公告)日：2015-09-09
申请号：CN201510305628.7
申请日：2015-06-05
Applicant: 北京大学
IPC: G06F3/06
Abstract: 提供了一种运算存储阵列及其操作方法。运算存储阵列可以包括：沿第一方向延伸的多条字线；沿与第一方向交叉的第二方向延伸的多条位线；分别设置于各位线和各字线的交叉点处且与相应位线和相应字线连接的多个阻变单元，每一阻变单元在高阻态和低阻态之间可切换并因此存储相应的数据；连接到每一条字线的基准单元，基准单元的一端连接到字线，而另一端连接到基准电压，其中基准单元的阻值在阻变单元的高阻态阻值和低阻态阻值之间；以及控制器，用于通过向位线施加电压脉冲序列，对连接到同一条字线的阻变单元中存储的数据进行逻辑运算。
-
公开(公告)号：CN104241521A
公开(公告)日：2014-12-24
申请号：CN201310241828.1
申请日：2013-06-18
Applicant: 北京大学
IPC: H01L45/00
Abstract: 公开了存储阵列及其操作方法和制造方法。一示例存储阵列可以包括：成行列设置以形成阵列的多个基于第一纳米线的选择晶体管；以及在选择晶体管阵列上堆叠的多个存储单元层，每一存储单元层包括与选择晶体管阵列相对应的阻变器件的阵列。阻变器件可以包括由第二纳米线、绕第二纳米线形成的阻变材料层以及绕阻变材料层形成的电极层构成MIM配置。该存储阵列还可以包括：多条选择线，每一条选择线电连接至相应的一行选择晶体管；多条位线，每一条位线电连接至相应的一列选择晶体管的一端，各选择晶体管的另一端分别电连接至相邻的存储单元层中相应的阻变器件的第二纳米线；多条字线，每一条字线电连接至相应的存储单元层的电极层。
-
公开(公告)号：CN103280526A
公开(公告)日：2013-09-04
申请号：CN201310206768.X
申请日：2013-05-29
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种忆阻层，包括主要层和辅助层；所述辅助层位于所述主要层的上面；所述主要层的厚度大于辅助层的厚度；所述主要层由具有阻变特性的金属氧化物Ax1Oy1构成；所述辅助层由金属氧化物Bx2Oy2构成；x1、x2、y1、y2为与化学价相关的元素比例。本发明还公开了一种电学特性参数离散性较小的忆阻器。本发明所公开的忆阻层结构简单，性能优越，工艺复杂度低，节约了生产成本。
-
-
-
-
-
-
-
-
-
Search Results
72
records
(took 0.021 seconds)
