公开(公告)号：CN102497200B

公开(公告)日：2015-04-15

申请号：CN201110415833.0

申请日：2011-12-13

Applicant: 东南大学

Inventor： 刘新宁 ,  王镇 ,  袁璐 ,  孙华芳 ,  单伟伟 ,  王政 ,  吴建兵 ,  徐志鹏 ,  刘婷婷

IPC: H03K21/40

Abstract: 本发明公开了一种时钟信号丢失检测电路及方法，电路包括分频模块、计数模块、移位模块、比较模块和检测模块。方法用低频时钟检测高频时钟，实现过程分为五个部分：分频部分、计数部分、移位部分、比较部分、检测部分。本发明提供的时钟信号丢失检测电路及方法通过检测时钟信号是否丢失，以保证集成电路系统能够正常操作，节省逻辑资源，提高集成电路系统的整体性能。并且在IP模块复用的专用集成电路设计中提供一种通用的解决方法，缩短产品研制时间，同时降低设计成本。

公开(公告)号：CN102509036B

公开(公告)日：2014-11-12

申请号：CN201110302279.5

申请日：2011-09-28

Applicant: 东南大学

Inventor： 单伟伟 ,  田朝轩 ,  陆寅超 ,  刘新宁 ,  余云帆 ,  时龙兴

IPC: G06F21/72

Abstract: 本发明公开了一种可重构密码处理器，包括可重构阵列、控制电路、功能配置单元和抗攻击配置单元，其中功能配置单元通过控制电路将可重构阵列配置为工作单元和闲置单元，抗攻击配置单元使所述闲置单元产生随机化的功耗。本发明还公开了一种利用可重构密码处理器实现的抗功耗攻击方法。本发明具有电路开销小，资源利用率高，灵活性高，抗攻击能力强，适用于多种密码算法，可扩展，可升级等特点，可用于信息安全和计算机体系结构相关领域，为设计高安全性、高灵活性、面积适中的密码处理器芯片提供新的解决方案。

公开(公告)号：CN102063144B

公开(公告)日：2014-08-13

申请号：CN201010547625.1

申请日：2010-11-17

Applicant: 东南大学

Inventor： 单伟伟 ,  沈晨 ,  刘新宁 ,  顾昊琳 ,  张庄 ,  时龙兴

IPC: G05F1/56

Abstract: 本发明涉及一种面向低功耗应用的动态电压调节系统，其特征在于：该系统包括监测误差的片上监测模块（1）、根据系统实时参数自适应调节电压的自适应电源电压调节模块（2）、直流—直流转换器（3）、确定系统初始电压和缓冲器级数的动态电压调节初值模块（4）、主电路（5）。该方法和系统降低了芯片的工作电压，减小了电压裕度，扩大了芯片工作电压的范围，减小了芯片的功耗。

公开(公告)号：CN103646219A

公开(公告)日：2014-03-19

申请号：CN201310633020.8

申请日：2013-11-29

Applicant: 东南大学

Inventor： 单伟伟 ,  王学香 ,  孙华芳 ,  徐志鹏 ,  田朝轩

IPC: G06F21/72 ,  G06N3/02

Abstract: 本发明公开了一种基于神经网络功耗预测的功耗补偿抗攻击电路及控制方法，所述电路由实现加解密算法功能的加解密模块、功耗补偿电路和神经网络预测模块构成，所述方法采用具有自适应学习能力的神经网络算法构建功耗预测模型，对密码电路工作时进行功耗预测，并建立可配置的功耗补偿电路，根据功耗预测结果控制补偿电路进行相应的功能配置，使整体电路的功耗趋于恒定值，该值不随密钥和所处理数据的改变而改变，使攻击者无从获取与密钥信息的相关性，因而可以有效抵御功耗攻击。

公开(公告)号：CN103324774A

公开(公告)日：2013-09-25

申请号：CN201210589451.4

申请日：2012-12-29

Applicant: 东南大学

Inventor： 蔡志匡 ,  单伟伟 ,  黄凯 ,  万振兴 ,  刘新宁 ,  杨军

IPC: G06F17/50

Abstract: 本发明公开了一种基于时钟规划偏差算法的处理器性能优化方法，包括以下步骤：首先是布图规划阶段，根据SRM前、后级寄存器与多个SRM之间的路径联系，将SRAM归组。其次是布局阶段，进行时钟偏差规划，分为两个阶段：时钟树综合之前，根据SRAM与前、后级寄存器若干条路径的平均裕量来调节SRAM时钟延时，同时采取局部裕量借用算法来规划寄存器时钟偏差；时钟树综合之后，采取时钟树算法修正和工程变更两种方法来分别处理大量和少量时序违规；在后续阶段，为处理布线后的保持时间违规，用基于分布式多场景时序分析的、ECO命令和脚本相结合的修复方案。

公开(公告)号：CN102509036A

公开(公告)日：2012-06-20

申请号：CN201110302279.5

申请日：2011-09-28

Applicant: 东南大学

Inventor： 单伟伟 ,  田朝轩 ,  陆寅超 ,  刘新宁 ,  余云帆 ,  时龙兴

IPC: G06F21/00

Abstract: 本发明公开了一种可重构密码处理器，包括可重构阵列、控制电路、功能配置单元和抗攻击配置单元，其中功能配置单元通过控制电路将可重构阵列配置为工作单元和闲置单元，抗攻击配置单元使所述闲置单元产生随机化的功耗。本发明还公开了一种利用可重构密码处理器实现的抗功耗攻击方法。本发明具有电路开销小，资源利用率高，灵活性高，抗攻击能力强，适用于多种密码算法，可扩展，可升级等特点，可用于信息安全和计算机体系结构相关领域，为设计高安全性、高灵活性、面积适中的密码处理器芯片提供新的解决方案。

公开(公告)号：CN102347833A

公开(公告)日：2012-02-08

申请号：CN201110284750.2

申请日：2011-09-22

Applicant: 东南大学

Inventor： 单伟伟 ,  朱佳梁 ,  陆寅超 ,  田朝轩 ,  余云帆 ,  时龙兴

IPC: H04L9/06

Abstract: 本发明公开了一种基于RAM共享技术的可重构S盒电路结构，可以实现多种分组密码算法中的S盒替换操作，适用于各种分组密码处理器。该S盒电路结构由配置单元电路和替换单元电路构成。其中：配置单元，用于接收输入的控制信号，进行存储，配置并控制替换单元的运算状态；所述替换单元包括n个替换基元和一块RAM，各个替换基元并行工作共享一个RAM；本发明具有运算速度快，配置灵活，可并行处理数据，占用存储单元少，电路实现面积小的优点。

公开(公告)号：CN111985613B

公开(公告)日：2024-06-21

申请号：CN202010710671.2

申请日：2020-07-22

Applicant: 东南大学

Inventor： 单伟伟 ,  李子煜

IPC: G06N3/0464 ,  G06N3/063 ,  G06N3/08

Abstract: 本发明公开了基于L1范数组归一化的卷积神经网络电路的归一化方法，属于计算、推算或计数的技术领域，该方法通过对输入数据进行通道方向的分组后进行基于L1范数的组归一化，使用基于L1范数的组归一化避免了平方运算与开方运算，同时保证了在批样本数较小时神经网络的准确率。相比于使用基于L2范数的批量归一化，该方法在保证准确率的前提下有效降低了神经网络的计算量和存储量，极大地降低了神经网络电路的功耗，并提升了电路的能效。

公开(公告)号：CN117590886A

公开(公告)日：2024-02-23

申请号：CN202311341132.6

申请日：2023-10-17

Applicant: 东南大学

Inventor： 钱俊逸 ,  单伟伟

IPC: G05F1/56

Abstract: 本发明公开基于两级时序监测及纠错的宽电压弹性调节电路，属于基本电子电路的技术领域。本发明的时序错误与路径激活监测单元不仅监测了电路级的时序错误信息，还监测了系统级的关键路径激活性；设计了用于实时纠错的原地纠错触发器；结合自适应拉伸量检测模块使得芯片可以完整获取当前状态下关键路径的时序情况，在保证时序正确的前提下选择对系统性能影响最小的调整策略，实现宽电压范围内抑制PVTA偏差的目的，同时完全消除传统设计中预留的时序余量，充分降低功耗。

公开(公告)号：CN116449076A

公开(公告)日：2023-07-18

申请号：CN202310434712.3

申请日：2023-04-21

Applicant: 东南大学

Inventor： 杜宇轩 ,  钱俊逸 ,  陈琢 ,  沈正国 ,  单伟伟

IPC: G01R19/00

Abstract: 本发明公开了一种高速高精度的电压陡降监测电路，解决了大规模集成电路中的电压陡降现象难以被准确、及时监测的问题，属于数字集成电路设计和电源管理领域。本发明提供了环形振荡器点电路的优化设计方法，以标准单元类型、阈值、驱动能力和功耗为变量，找到最高电压灵敏度的环形振荡器电路设计，提升了电压陡降监测电路的分辨率；提供了一次折叠、紧凑排布的环形振荡器版图设计，保证了结点之间的负载平衡；提供了奈奎斯特计数器设计，统计计数结点一段时间内的翻转次数，提升了电压监测范围，解决了传统计数器亚稳态采样的问题；提供了一种高速电压量化电路，将粗量化和细量化并行处理，提升了电压陡降监测电路的最高采样率和量化速率。