公开(公告)号：CN103324774A

公开(公告)日：2013-09-25

申请号：CN201210589451.4

申请日：2012-12-29

Applicant: 东南大学

Inventor： 蔡志匡 ,  单伟伟 ,  黄凯 ,  万振兴 ,  刘新宁 ,  杨军

IPC: G06F17/50

Abstract: 本发明公开了一种基于时钟规划偏差算法的处理器性能优化方法，包括以下步骤：首先是布图规划阶段，根据SRM前、后级寄存器与多个SRM之间的路径联系，将SRAM归组。其次是布局阶段，进行时钟偏差规划，分为两个阶段：时钟树综合之前，根据SRAM与前、后级寄存器若干条路径的平均裕量来调节SRAM时钟延时，同时采取局部裕量借用算法来规划寄存器时钟偏差；时钟树综合之后，采取时钟树算法修正和工程变更两种方法来分别处理大量和少量时序违规；在后续阶段，为处理布线后的保持时间违规，用基于分布式多场景时序分析的、ECO命令和脚本相结合的修复方案。

公开(公告)号：CN103324774B

公开(公告)日：2016-05-25

申请号：CN201210589451.4

申请日：2012-12-29

Applicant: 东南大学

Inventor： 蔡志匡 ,  单伟伟 ,  黄凯 ,  万振兴 ,  刘新宁 ,  杨军

IPC: G06F17/50

Abstract: 本发明公开了一种基于时钟规划偏差算法的处理器性能优化方法，包括以下步骤：首先是布图规划阶段，根据SRM前、后级寄存器与多个SRM之间的路径联系，将SRAM归组。其次是布局阶段，进行时钟偏差规划，分为两个阶段：时钟树综合之前，根据SRAM与前、后级寄存器若干条路径的平均裕量来调节SRAM时钟延时，同时采取局部裕量借用算法来规划寄存器时钟偏差；时钟树综合之后，采取时钟树算法修正和工程变更两种方法来分别处理大量和少量时序违规；在后续阶段，为处理布线后的保持时间违规，用基于分布式多场景时序分析的、ECO命令和脚本相结合的修复方案。