-
公开(公告)号：CN101630339B
公开(公告)日：2011-08-10
申请号：CN200910091357.4
申请日：2009-08-21
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明涉及一种获得考虑版图相关应力后电路性能的方法，属于集成电路设计技术领域，该方法包括：提取出版图各个晶体管的区域；对版图中每个晶体管划分出有效区域，以将大规模电路划分成小单元；依据版图构造每个晶体管有效区域的三维结构，设定初始条件及边界条件，采用通用的有限单元方法求解，得到每个晶体管有效区域的三维应力分布；计算考虑版图相关应力影响后各个晶体管的迁移率，使用该迁移率更新原有的晶体管模型，使用新的晶体管模型进行计算，得到考虑版图相关应力影响之后的电路特性。本发明具有网格更新过程简化，提高了模拟速度和规模，计算结果精确，可以处理复杂的版图结构等到特点。
-
公开(公告)号：CN101980224A
公开(公告)日：2011-02-23
申请号：CN201010532604.2
申请日：2010-11-05
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明涉及一种集成电路在制备工艺浮动下的静态功耗的计算方法，属于集成电路设计技术领域。本发明方法通过将门单元电路的漏电流近似成数个对数正态分布，然后利用基于条件期望的方法对所有门单元电路的漏电流的和分布进行近似，得到较为准确的近似分布，最后利用此近似分布简单快捷的计算出所关心的统计量。本发明同时考虑到了空间相关性的特殊结构，可以把算法的整体复杂度改进为0(N)，因此本发明方法适用于现代集成电路的规模。
-
公开(公告)号：CN115130422B
公开(公告)日：2023-10-17
申请号：CN202210570158.7
申请日：2022-05-24
Applicant: 清华大学
IPC: G06F30/392 , G06F30/398
Abstract: 本申请涉及集成电路技术领域，尤其涉及一种标准单元的自动构建方法及装置、终端和存储介质。其中，该自动构建方法，包括：获取金属‑氧化物半导体场效应晶体管MOS序列，并对MOS序列进行布局前检查，得到满足布局前检查条件的MOS序列；基于摆放规则，对满足布局前检查条件的MOS序列进行自动摆放，得到摆放后的MOS序列；确定标准单元高度，并根据标准单元高度对摆放后的MOS序列进行统一高度布局，以得到MOS序列对应的标准单元。采用上述方案的本申请可以降低标准单元的设计周期，开发费用以及风险率。
-
公开(公告)号：CN116542207A
公开(公告)日：2023-08-04
申请号：CN202310505936.9
申请日：2023-05-06
Applicant: 清华大学
IPC: G06F30/392
Abstract: 本公开提出了一种电路版图的生成方法、装置、设备及存储介质，涉及集成电路设计技术领域，包括：响应于读取到函数体之前的装饰器标识，获取所述函数体的函数名和函数参数，函数体用于对待构建的电路版图进行描述；运行第一程序，以获取函数体的多个准备信息；对多个准备信息进行处理，以得到与所述函数体对应的目标标识符；基于目标标识符，执行所述函数体，以得到对应的初始电路版图；运行第二程序，以对所述初始电路版图进行处理，以生成目标电路版图。由此，可以通过函数名和函数参数对函数体进行参数化定制，自动的生成电路版图，使得生成的目标电路版图有对应的目标标识符，提高了电路模块的复用性，从而极大的提高了模拟电路的设计效率。
-
公开(公告)号：CN112966700A
公开(公告)日：2021-06-15
申请号：CN202110335529.9
申请日：2021-03-29
Applicant: 清华大学
Abstract: 本申请提出了一种毫米波图像目标检测方法，涉及计算机视觉技术领域，其中，该方法包括：获取原始毫米波图像数据；根据原始毫米波图像数据的数据格式恢复出毫米波图像的三维空间结构数据，并压缩成二维平面数据；对二维平面数据进行降噪，并对降噪后的数据进行标准化处理；并制作成毫米波数据集，对毫米波数据集中的数据的特点进行分析，并根据数据的特点选取深度学习模型；用毫米波数据集对选取的深度学习模型进行训练和测试，得到深度学习模型的测试结果；根据测试结果与评价指标对深度学习模型进行优化，以得到最优模型。采用上述方案的本发明解决了主动式毫米波图像中危险物品的定位和识别的技术问题，从而能够提高公共场所人体安检的效率。
-
Patent Agency Ranking
-
公开(公告)号：CN105528486B
公开(公告)日：2018-08-10
申请号：CN201510894403.X
申请日：2015-12-08
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明涉及一种场效应晶体管源漏电阻的提取方法，属于半导体器件参数提取领域。该方法先选择相同栅宽W、相同栅长L、不同Halo注入剂量的多个晶体管，将栅端偏置在相同的过驱动电压下，并求得每个晶体管的总电阻；对Halo注入剂量和总电阻进行线性拟合，将拟合曲线外推至Halo注入剂量为0，截距R即为总电阻；再选择相同栅宽W、相同Halo注入剂量N、不同栅长的多个晶体管，将栅端偏置在相同的过驱动电压下，并求得每个晶体管的总电阻；对晶体管的栅长和总电阻进行线性拟合，计算得到拟合曲线的斜率K；对栅宽W、栅长L、Halo注入剂量N的晶体管，根据公式Rsd＝R‑K*L计算得到其源漏电阻Rsd。该方法适用于具有非均匀沟道掺杂的晶体管，且大幅提升源漏电阻提取精度。
-
公开(公告)号：CN104882158B
公开(公告)日：2017-10-31
申请号：CN201510271673.5
申请日：2015-05-25
Applicant: 清华大学
IPC: G11C11/413
Abstract: 本发明涉及一种可编程式静态随机存储器同步时钟模块电路，属于集成电路设计领域。该电路包括：该模块电路包括由NMOS管和PMOS管组成的9个反相器，1个两输入与非门，2个两输入或非门，2个传输门，1个由4个反相器串联组成的反相器级联缓冲模块，1个时钟编码电路；该模块能够根据读写操作的不同自动生成所需要的灵敏放大器使能信号、位线预充电信号、驱动译码器输出字线信号、瞬态负位线使能信号等，很大程度的简化SRAM时序控制难度。通过外围信号控制以实现不同的操作时序，同样简化时序控制难度。
-
公开(公告)号：CN105577126A
公开(公告)日：2016-05-11
申请号：CN201510938376.1
申请日：2015-12-15
Applicant: 清华大学
Abstract: 本发明公开了一种石墨烯传输线作级间匹配的分布式放大器电路拓扑结构，包括：第一石墨烯条带、第二石墨烯条带和多个石墨烯放大器，多个石墨烯放大器的源极均接地，漏极分别与第一石墨烯条带上的第一连接端连接，栅极分别与第二石墨烯条带上的第二连接端连接。本发明具有如下优点：采用石墨烯进行级间匹配，只需对石墨烯进行刻蚀就能完成电路的核心部分，省去了很多金属的淀积、刻蚀以及金属与石墨烯接触处理等工艺步骤；减少工艺中损害和沾污石墨烯的可能，更好地保证石墨烯的性能；采用传输线结构，节省面积；不需考虑金属线圈电感的耦合和寄生，降低设计难度。
-
公开(公告)号：CN104882159A
公开(公告)日：2015-09-02
申请号：CN201510251343.X
申请日：2015-05-15
Applicant: 清华大学
IPC: G11C11/416
Abstract: 本发明涉及一种近阈值8静态随机存储器单元，属于集成电路设计领域。该单元结构包括由第一NMOS管和第一PMOS管组成第一反相器，由第二NMOS管和第二PMOS管组成第二反相器，该两个反相器串行相连后的输入端和输出端分别连接第三PMOS管的源极和漏极组成锁存器结构；第三NMOS管的源极和漏极分别连接位线BL和数据存储点L，第二NMOS管的栅极和第三PMOS管的栅极共同连接至写字线WWL，第四NMOS管的漏极和源极分别连接位线BR和第五NMOS管的源极，第四NMOS管的栅极连接至读字线RWL，第五NMOS管的栅极连接至数据存储点R，第五NMOS管漏极连接至地gnd。该结构可以增强SRAM在近阈值工作电压下的稳定性和读写能力，同时降低功了耗，无下拉比等尺寸约束进而简化设计难度，且无面积牺牲的代价。
-
-
-
-
-
-
-
-
-
Search Results
54
records
(took 0.03 seconds)
