公开(公告)号：CN1145208C

公开(公告)日：2004-04-07

申请号：CN00117939.X

申请日：2000-06-01

Applicant: 株式会社日立制作所

Inventor： 石塚典男 ,  三浦英生 ,  池田修二 ,  吉田安子 ,  鈴木範夫 ,  渡部浩三 ,  金光賢司

IPC: H01L21/762

CPC classification number: H01L21/76232 ,  H01L29/0657

Abstract: 在衬底上形成衬垫氧化膜和防氧化膜，除去部分防氧化膜和衬垫氧化膜露出衬底，后退衬垫氧化膜，刻蚀衬底露出面，形成规定深度沟槽，后退衬垫氧化膜，氧化沟槽部分，向其内部埋入埋入绝缘膜，除去防氧化膜上的埋入绝缘膜和防氧化膜，除去衬垫氧化膜，在氧化沟槽部分前，各向同性刻蚀和后退衬垫氧化膜使沟槽上端部分圆角化具有曲率，使氧化工序仅仅进行1次，制造不会使沟槽上端部分的晶体管的电性不合格的半导体装置。

公开(公告)号：CN1142586C

公开(公告)日：2004-03-17

申请号：CN99104015.5

申请日：1999-03-16

Applicant: 株式会社日立制作所

Inventor： 谷口泰弘 ,  宿利章二 ,  黑田谦一 ,  池田修二 ,  桥本孝司

IPC: H01L21/76 ,  H01L21/22 ,  H01L27/04

CPC classification number: H01L27/11526 ,  H01L21/76229 ,  H01L21/76237 ,  H01L21/823892 ,  H01L27/0214 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/11546

Abstract: 在半导体衬底上形成使第一阱形成区和第二阱形成区露出的光致抗蚀剂图形，它被用作掩模，把杂质掺入半导体衬底，由此形成埋置n阱，并进一步被用作掩模，把杂质掺入半导体衬底，由此以自对准方式在埋置n阱上形成浅p阱。接着，去除光致抗蚀剂图形。此后，在半导体衬底主表面上形成使第一阱形成区的外围区和第三阱形成区露出的光致抗蚀剂图形，并被用作掩模，把杂质掺入半导体衬底，由此形成浅p阱。

公开(公告)号：CN1471173A

公开(公告)日：2004-01-28

申请号：CN03148711.4

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  联晶半导体股份有限公司

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L29/78 ,  H01L27/115 ,  H01L21/8247 ,  G11C16/02

CPC classification number: H01L27/11526 ,  H01L21/28123 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/105 ,  H01L27/11546

Abstract: 本发明的目的在于提供可以有效地抑制在衬底上产生的晶体缺陷，性能良好的半导体器件和制造方法。其特征在于包括：半导体衬底，具有上述半导体衬底上形成的沟和埋入到上述沟内的埋入绝缘膜的元件隔离区，和与上述元件隔离区相邻接且形成有栅极绝缘膜和栅极绝缘膜上边的栅极电极的有源区域，上述栅极电极的至少一部分位于上述元件隔离区上边，且存在有上述栅极电极的第1元件隔离区的上述埋入绝缘膜的上侧的第1端面，位于比不存在上述栅极电极膜的第2元件隔离区的上述埋入绝缘膜的第2端面更往上边的区域。

公开(公告)号：CN1230776A

公开(公告)日：1999-10-06

申请号：CN99104394.4

申请日：1999-03-26

Applicant: 株式会社日立制作所

Inventor： 石冢典男 ,  三浦英生 ,  池田修二 ,  吉田安子

IPC: H01L21/76

CPC classification number: H01L21/76232

Abstract: 在具有SGI构造的半导体元件中,在假定元件形成区域的宽度(有源区宽度)为D(微米),SGI的沟氧化量为T(微米)和沟的下端部分的曲率半径为R时,对D、T、R进行选择使得它们满足D

公开(公告)号：CN1161573A

公开(公告)日：1997-10-08

申请号：CN96123443.1

申请日：1996-11-14

Applicant: 株式会社日立制作所

Inventor： 轰原广见 ,  三浦英生 ,  铃树正恭 ,  西原晋治 ,  池田修二 ,  佐原政司 ,  石田进一 ,  阿部宏美 ,  荻岛淳史 ,  内山博之 ,  阿部园子

IPC: H01L27/108 ,  H01L23/52 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L29/7845 ,  H01L23/485 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件，具有硅基片、电布线用金属、开在形成于硅基片上的绝缘膜上并用于硅基片和电布线用金属连接的多个接触孔、形成于该接触孔内部的硅化钛膜，其特征是，硅化钛膜的膜厚为10nm-120nm，最好是20nm-84nm，通过该硅化钛膜连接半导体区域和电布线用金属。