-
公开(公告)号：CN119677131A
公开(公告)日：2025-03-21
申请号：CN202311699421.3
申请日：2023-12-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置，能够减少反向恢复电荷。半导体装置具备：半导体层、分别设置于第1及第2主面的第1及第2主电极、第1导电型的第1半导体区域、从第1主面到达第1半导体区域的第1绝缘区域、设置于第1绝缘区域内的第1导电部、与第1绝缘区域相邻的第2绝缘区域、设置于第2绝缘区域内的控制电极、位于第1与第2绝缘区域之间的第1导电型的第2半导体区域、隔着第2半导体区域位于控制电极的相反侧且与第2半导体区域之间形成肖特基结的第2导电部、设置在第1半导体区域之上的第2导电型的第3半导体区域、位于第3半导体区域与第1主电极之间的第1导电型的第4半导体区域、以及设置于第3及第4半导体区域内的接触部。
-
公开(公告)号：CN119325271A
公开(公告)日：2025-01-17
申请号：CN202410053680.7
申请日：2024-01-15
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式涉及半导体装置。沟槽构造部具有：场板电极；第一绝缘膜，其设于场板电极与半导体层之间；第二绝缘膜，其设于场板电极上，向比第一绝缘膜靠近半导体层的第一面的一侧延伸突出；以及栅极电极，其具有设于第二绝缘膜上的第一部分和设于第一绝缘膜上且比第一部分厚的第二部分。栅极接触部从栅极配线层向第二部分延伸突出而与第二部分相接，且不位于第一部分与栅极配线层之间。在第二方向上，第一部分位于栅极接触部与第二部分相接的下端部的相邻处。
-
公开(公告)号：CN113410283B
公开(公告)日：2024-06-25
申请号：CN202010798593.6
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 半导体装置具有半导体部、所述半导体部的背面上的第一电极及表面上的第二电极、控制电极、第三电极、第一～第三绝缘部。所述控制电极、所述第三电极配置于所述半导体部和所述第二电极之间的沟槽的内部。所述第一绝缘部将所述控制电极从所述半导体部电绝缘，所述第二绝缘部将所述第三电极从所述半导体部电绝缘。所述第三绝缘部将所述第三电极从所述控制电极电绝缘。所述第二绝缘部包括第一、第二绝缘膜及第三绝缘膜的一部分。所述第一绝缘膜位于所述半导体部和所述第三电极之间，所述第二绝缘膜位于所述第一绝缘膜和所述第三电极之间。所述第三绝缘膜包括位于所述第一绝缘膜和所述第二绝缘膜之间的第一部分和在所述第三绝缘部中延伸的第二部分。
-
公开(公告)号：CN112447847B
公开(公告)日：2023-08-15
申请号：CN202010107193.6
申请日：2020-02-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/40 , H01L29/423
Abstract: 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
-
公开(公告)号：CN116266610A
公开(公告)日：2023-06-20
申请号：CN202210801790.8
申请日：2022-07-07
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/739 , H01L21/336 , H01L21/331
Abstract: 提供能够减少损耗的半导体装置及其制造方法。根据实施方式，半导体装置包含第1～第3电极、半导体部件、第1导电部件、连接部件、第1部件及绝缘部件。连接部件与第1导电部件电连接。第1部件设置于第3电极的第1电极部分与连接部件之间。第2导电区域在第1方向上的位置处于第3部分区域在第1方向上的位置与第1部件在第1方向上的位置之间。第1部件包含与第2导电区域所包含的元素不同的元素。
-
Patent Agency Ranking
公开(公告)号：CN114203815A
公开(公告)日：2022-03-18
申请号：CN202110176290.5
申请日：2021-02-07
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 实施方式提供能够减少导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备第一电极、第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、绝缘部、导电部、栅极电极、以及第二电极。绝缘部在与从第一电极朝向第一半导体区域的第一方向垂直的第二方向上与第一半导体区域的一部分、第二半导体区域以及第三半导体区域并排。绝缘部包含沿第一方向交替地设置的多个第一绝缘部分以及多个第二绝缘部分。各个第一绝缘部分的第二方向上的外径比各个第二绝缘部分的第二方向上的外径长。导电部设于绝缘部中，在第二方向上与第一半导体区域并排。栅极电极设于绝缘部中，在第二方向上与第二半导体区域并排。
-
公开(公告)号：CN113053994A
公开(公告)日：2021-06-29
申请号：CN202010798546.1
申请日：2020-08-11
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/06 , H01L29/40 , H01L29/78 , H01L21/336
Abstract: 实施方式涉及半导体装置及其制造方法。半导体装置具备：半导体部、设置于半导体部的背面上的第一电极、设置于半导体部的表面上的第二电极、以及控制电极，在半导体部与第二电极之间配置于设置于半导体部的沟槽的内部，通过第一绝缘膜与半导体部电绝缘，通过第二绝缘膜与第二电极电绝缘。控制电极包括设置于从第一绝缘膜以及第二绝缘膜分离的位置的第三绝缘膜。半导体部包括第一导电型的第一半导体层、第二导电型的第二半导体层、以及第一导电型的第三半导体层。第一层在第一电极与第二电极之间延伸。第二层设置于第一层与第二电极之间。第三层选择性地设置于第二层与第二电极之间。
-
公开(公告)号：CN112447847A
公开(公告)日：2021-03-05
申请号：CN202010107193.6
申请日：2020-02-21
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/40 , H01L29/423
Abstract: 实施方式提供能够获得高耐压、低导通电阻的半导体装置及其制造方法。实施方式的半导体装置具备：半导体部；电极，设置于上述半导体部上；及位于上述半导体部与上述电极之间的控制电极以及多个场电极。上述控制电极配置于第1沟槽的内部，从上述半导体部电绝缘。上述场电极配置于第2沟槽的内部，通过第3绝缘膜从上述半导体部电绝缘。上述第3绝缘膜包含第1绝缘部和比上述第1绝缘部薄的第2绝缘部。在上述多个场电极中的1个场电极与上述半导体部之间存在的第3绝缘膜中，上述第1绝缘部位于上述1个场电极和与上述1个场电极最接近的别的场电极之间。上述第2绝缘部与上述第1绝缘部相邻，位于上述1个场电极与其他场电极之间。
-
公开(公告)号：CN111697064A
公开(公告)日：2020-09-22
申请号：CN201910633454.5
申请日：2019-07-08
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
IPC: H01L29/40 , H01L29/423 , H01L29/78 , H01L21/336
Abstract: 实施方式使半导体装置的特性提高。实施方式的半导体装置具备：第1导电型的第1半导体层；第1导电型的第2半导体层，设置在第1半导体层之上；第2导电型的第3半导体层，设置在第2半导体层之上；第1导电型的第4半导体层，设置在第3半导体层之上；场板电极，在设置于第2半导体层、第3半导体层及第4半导体层中的沟槽内隔着第1绝缘膜设置；第1电极，隔着第3绝缘膜与第3半导体层对置而设置在沟槽内；第2绝缘膜，在沟槽内以被第1电极夹着的方式设置，被第1电极的下端夹着的第1部分的宽度大于被第1电极的中央夹着的第2部分的宽度。
-
公开(公告)号：CN111613675A
公开(公告)日：2020-09-01
申请号：CN201910739050.4
申请日：2019-08-12
Applicant: 株式会社东芝 , 东芝电子元件及存储装置株式会社
Abstract: 实施方式的半导体装置具有第1电极、第1导电型的第1半导体区域、第2导电型的多个第2半导体区域、第1导电型的多个第3半导体区域、第1导电部、栅极电极及第2电极。多个第2半导体区域设置于第1半导体区域的上方。多个第3半导体区域分别选择性地设置于多个第2半导体区域的上方。第1电极隔着第1绝缘部而设置于第1半导体区域中。栅极电极设置于第1导电部及第1绝缘部的上方，并与第1导电部分离。栅极电极具有第1电极部分及第2电极部分。第2电极部分在第1方向上位于第1电极部分与多个第3半导体区域中的另一个第3半导体区域之间。在第1电极部分与第2电极部分之间设置有包含空隙的第2绝缘部。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.026 seconds)
