公开(公告)号：CN119325271A

公开(公告)日：2025-01-17

申请号：CN202410053680.7

申请日：2024-01-15

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 斋藤彪我 ,  川井博文 ,  下村纱矢 ,  岸本裕幸 ,  安武拓哉 ,  加藤浩朗 ,  宫下桂 ,  根本宏树

IPC: H10D64/27 ,  H10D64/00 ,  H10D62/17 ,  H10D30/60 ,  H10D12/00

Abstract: 实施方式涉及半导体装置。沟槽构造部具有：场板电极；第一绝缘膜，其设于场板电极与半导体层之间；第二绝缘膜，其设于场板电极上，向比第一绝缘膜靠近半导体层的第一面的一侧延伸突出；以及栅极电极，其具有设于第二绝缘膜上的第一部分和设于第一绝缘膜上且比第一部分厚的第二部分。栅极接触部从栅极配线层向第二部分延伸突出而与第二部分相接，且不位于第一部分与栅极配线层之间。在第二方向上，第一部分位于栅极接触部与第二部分相接的下端部的相邻处。