公开(公告)号：CN103500583A

公开(公告)日：2014-01-08

申请号：CN201310410505.0

申请日：2013-09-11

Applicant: 复旦大学

Inventor： 虞志益 ,  韩军 ,  邹泽远 ,  李毅 ,  程旭 ,  曾晓洋

IPC: G11C7/18

Abstract: 本发明属于集成电路存储单元技术领域，具体为一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元。该存储单元包括：插入两个写打断晶体管的交叉耦合的两个反相器，两个写晶体管，由四个晶体管组成的新型的抗位线漏电的读端口。当进行写操作时，关断插入的两个写打断晶体管，两个反相器之间的反馈打断，使得写操作更加容易，从而增强了低电压下的写能力；当进行读操作时，开启插入的两个NMOS晶体管，保持两个反相器之间的反馈，只要读字线RWL为低电平，则读位线到地之间始终有两个关断的NMOS晶体管，这大大减小了读位线上的漏电，增强了低电压下读操作的稳定性。

公开(公告)号：CN103259698A

公开(公告)日：2013-08-21

申请号：CN201310152474.3

申请日：2013-04-27

Applicant: 复旦大学

Inventor： 周炜 ,  虞志益 ,  俞剑明 ,  林杰 ,  贺茂飞 ,  朱世凯

IPC: H04L12/26

Abstract: 本发明属于计算机片上网络系统的测试技术领域，具体为一种适用于片上网络的测试系统和方法。本发明的测试系统包括一个控制器和一个二维网格片上网络，控制器生成配置、测试信息和测试控制信号，实现全局同步测试；二维网格片上网络实现测试数据的接收和发送，片上网络中的所有路由器和IP核加入测试单元。本发明的测试方法分别对片上网络的所有链路和交换开关进行测试，并且是内建自测试（BIST）的，在增加一定硬件开销和测试周期下，能够有效覆盖所涉及的所有链路和交换开关错误，实现错误链路和交换开关的错误全覆盖，得到完整的片上网络全局的错误分布图，从而适用于二维网格片上网络的容错路由算法设计。

公开(公告)号：CN103248341A

公开(公告)日：2013-08-14

申请号：CN201310162169.2

申请日：2013-05-06

Applicant: 复旦大学

Inventor： 虞志益 ,  林杰 ,  周炜

IPC: H03K5/125 ,  H03K5/01

Abstract: 本发明属于超大规模集成电路的片上时钟技术领域，具体为一种适用于VLSI片上时钟系统的偏斜检测和去偏斜调节电路。本发明由早相位检测模块、偏移量检测模块、转码电路、可配置延时电路和两个二选一的数据选择器组成；早相位检测模块用来检测两路时钟相位的先后性，输出信号送给两个数据选择器，两路时钟经过偏移量检测模块检测出实际偏移量，再经转码电路转码后控制可配置延时电路，将相位更早的时钟往后推迟偏移量个相位，以确保输出为边沿对齐、偏移去除的两相时钟。本发明实现了基于标准单元库的半定制设计电路，具有逻辑简单、精度可控、灵活性好等优点，与现行通用的基于硬件描述语言（HDL）输入的数字集成电路设计流程兼容。