-
公开(公告)号：CN100340970C
公开(公告)日：2007-10-03
申请号：CN200410016239.4
申请日：2004-02-11
Applicant: 复旦大学
Abstract: 本发明属电子电路设计技术领域，具体为一种可编程数模混合器。它由可编程数字阵列、可编程模拟阵列、A/D以及D/A转换器、可编程数字和模拟输入/输出接口经电路连接组成。其中，数字阵列逻辑单元数为n×m个(2≤m，n≤100)，模拟阵列的可配置模拟单元为k个(4≤k≤50)；数模转换接口由放在每个可配置模拟单元内部的模数/数模转换器和方向选择器组成。本发明结构灵活通用，可满足自动控制、数据采集及实时控制等应用的需求。
-
公开(公告)号：CN119670648A
公开(公告)日：2025-03-21
申请号：CN202311210731.4
申请日：2023-09-19
Applicant: 复旦大学
IPC: G06F30/36 , G06F30/27 , G06N3/0475 , G06N3/094 , G06N3/044
Abstract: 本发明属于集成电路技术领域，涉及针对考虑工艺偏差影响下的模拟/射频电路鲁棒性设计方法，具体涉及基于循环生成对抗网络的模拟/射频电路鲁棒性设计方法。本发明利用循环生成对抗网络生成鲁棒性电路设计点，在保证设计点质量的同时减小设计的时间成本。本发明使用循环生成对抗网络学习不考虑工艺偏差下的标称设计和考虑工艺偏差的鲁棒性设计点之间的数学映射，可用于将给定的标称设计转换为其鲁棒性版本，具有高设计效率。本发明能结合其他对比方法通常难以捕捉的人类设计知识，以低计算成本准确地合成鲁棒的模拟/射频电路设计。
-
公开(公告)号：CN111797584B
公开(公告)日：2024-03-19
申请号：CN201910216147.7
申请日：2019-03-21
Applicant: 复旦大学
IPC: G06F30/392 , G06F15/78
Abstract: 本发明属于集成电路领域，具体涉及一种基于FPGA和CPU异构计算的随机行走寄生电容参数提取方法，包括，在CPU中读取GDS版图、生成高斯面、生成初始点、切分版图以及筛选分块后，针对每个含初始点的分块，在FPGA中运行随机行走算法；CPU中完成FPGA中超出分块边界或者未触及任何导体的路径，并计算最终寄生电容结果。本发明算法简单规整，不需要复杂的空间管理策略，仍具有较高的能效比，并且处理分块的FPGA位流在一次编译生成后，可针对不同GDS版图重复利用，实用性高。本发明尤其是提出适用于随机行走寄生电容参数提取的FPGA和CPU异构计算框架；并针对该框架提出了版图切分方法，以及提高FPGA代码并行效率的优化方法。
-
公开(公告)号：CN117391014A
公开(公告)日：2024-01-12
申请号：CN202210784114.4
申请日：2022-07-05
Applicant: 复旦大学
IPC: G06F30/36 , G06F30/27 , G06F111/04 , G06F111/08
Abstract: 本发明属于集成电路设计中自动优化及贝叶斯优化技术领域，涉及模拟电路自动参数优化方法及贝叶斯优化方法。具体为以多目标优化的方式将多种不同模型集成起来进行并行贝叶斯优化的方法。本方法通过多目标优化的方式集成多种模型，是一种迭代渐进寻优的优化方法。在每轮迭代中，本方法首先将问题转化为基于多种代理模型的决策函数的多目标优化问题。对于概率模型而言，决策函数即为获取函数；对于非概率模型而言，决策函数即为模型的预测均值。之后，本方法从该多目标优化问题的帕累托前沿解中选择多个候选点进行并行仿真。然后本方法更新数据集和代理模型，重复以上步骤直到满足终止条件。本方法可以使用任何机器学习模型，不要求模型提供预测方差。由于集成多种模型，本方法具有较高的灵活性和鲁棒性，算法能跳出局部最优，减少所需的迭代次数。
-
公开(公告)号：CN117390945A
公开(公告)日：2024-01-12
申请号：CN202210785317.5
申请日：2022-07-05
Applicant: 复旦大学
Abstract: 本发明属集成电路设计自动化中寄生电容参数提取领域。涉及一种基于随机行走的超多层平行电介质寄生电容参数提取方法。本方法依据随机行走转移立方体表面的二维联合PDF在两分量上近似独立的假设，将转移立方体各表面的二维联合PDF分别压缩为2个一维边缘分布PDF，大幅度缩减存储转移立方体表面PDF所需的存储空间；其次，将一维PDF转化为CDF后，采用机器学习决策树方法，对超多层平行电介质中不同电介质厚度和介电常数的组合的一系列一维CDF曲线进行拟合，建立机器学习模型；最后，引入硬编码无分支树表示技术加速模型推断。实验结果表明，本方法在不损失精度的情况下，能大幅提升运行速度，同时能减少内存用量。
-
Patent Agency Ranking
公开(公告)号：CN112734025B
公开(公告)日：2023-07-21
申请号：CN201911028209.8
申请日：2019-10-28
Applicant: 复旦大学
IPC: G06N3/082 , G06N3/0464
Abstract: 本发明属于人工智能领域，涉及一种基于固定基正则化的神经网络参数稀疏化方法；该方法通过将卷积神经网络中大量卷积核和权重参数分解为多组低秩的固定基的表达形式，并对固定基选择折叠处理，调节低秩参数，在网络模型预训练后，结合固定基部分参数正则化和部分剪枝算法，后期少数步骤进行稀疏化训练。所述方法可用于图片识别分类的应用，通过固定基表示大量网络参数，便于硬件平台的实现的同时降低了计算的复杂度；与现在已经提出的神经网络稀疏化算法相比，所述方法可以在达到同一精度或者更高精度的同时，实现更高的网络稀疏度，大大的减少了参数存储，减少网络训练的时间并提升卷积神经网络在图像分类领域的应用效率。
-
公开(公告)号：CN116151175A
公开(公告)日：2023-05-23
申请号：CN202111387857.X
申请日：2021-11-22
Applicant: 复旦大学
IPC: G06F30/39 , G06F111/04
Abstract: 本发明属于集成电路设计高层次综合技术领域，具体涉及一种基于布尔满足的考虑资源共享高层次综合调度方法。该方法首先根据行为级描述编译生成的数据流图以及高层次综合的配置，构建对应的有向无环图以及基本约束边；然后根据具有共享约束的资源数量，通过迭代调用布尔满足求解器和独立调度程序，寻找出最优的资源共享分组和资源示例绑定结果；最后将寻找到的最优资源共享约束加入到有向无环图中，执行最终的调度，将计算得到的调度结果输出，供高层次综合工具的后续链路使用来生成对应的寄存器传输级电路。应用本发明的方法，可以对部分具有更高电路性能要求的行为级设计，提供具有更高最高可用时钟频率、和更少资源利用率的寄存器传输级电路实现方案。
-
公开(公告)号：CN116050331A
公开(公告)日：2023-05-02
申请号：CN202111248599.7
申请日：2021-10-26
Applicant: 复旦大学
IPC: G06F30/367 , G06F30/373 , G06N7/01 , G06F111/08
Abstract: 本发明属于模拟电路设计自动化领域。涉及一种高维空间中的贝叶斯优化方法。具体涉及一种基于可加性假设和图结构高斯过程模型的模拟电路优化方法。本发明针对具有可加性假设(Additive Assumption)和图结构(Graph Structure)的高维空间，将原高维参数空间分解为多个互不相交的参数子空间，并在参数子空间中构建各参数间的关系依赖图，应用基于可加性假设和图结构的高斯过程模型(Gaussian Process Regression，GPR)，明显降低高维情况下贝叶斯优化方法的时间复杂度，加速电路优化过程。本方法实验结果表明，在高维模拟电路贝叶斯优化问题中，相较于现有方法可获得更快的收敛速度。
-
公开(公告)号：CN111797584A
公开(公告)日：2020-10-20
申请号：CN201910216147.7
申请日：2019-03-21
Applicant: 复旦大学
IPC: G06F30/392 , G06F15/78
Abstract: 本发明属于集成电路领域，具体涉及一种基于FPGA和CPU异构计算的随机行走寄生电容参数提取方法，包括，在CPU中读取GDS版图、生成高斯面、生成初始点、切分版图以及筛选分块后，针对每个含初始点的分块，在FPGA中运行随机行走算法；CPU中完成FPGA中超出分块边界或者未触及任何导体的路径，并计算最终寄生电容结果。本发明算法简单规整，不需要复杂的空间管理策略，仍具有较高的能效比，并且处理分块的FPGA位流在一次编译生成后，可针对不同GDS版图重复利用，实用性高。本发明尤其是提出适用于随机行走寄生电容参数提取的FPGA和CPU异构计算框架；并针对该框架提出了版图切分方法，以及提高FPGA代码并行效率的优化方法。
-
公开(公告)号：CN105608237B
公开(公告)日：2020-06-09
申请号：CN201410663640.0
申请日：2014-11-19
Applicant: 复旦大学
IPC: G06F30/367
Abstract: 本方法属于集成电路领域，涉及一种电路版图后仿真阶段的快速波形预测方法。该方法基于版图前后仿真波形具有极强相关性的事实，首先根据电路全部版图前仿真波形和一小段时间的版图后仿真波形，借助“系统辨识”的技术建立数学模型描述版图前、后仿真的关系，然后将前仿真的波形作为系统输入，通过系统的输出预测全部后仿真波形。应用本发明的方法，可以充分利用版图前、后仿真波形的极强相关性，仅使用版图前仿真波形和一小段时间的版图后仿波形预测全部的后仿波形，极大缩短了获得电路后仿波形所需的时间，并且提供相应检验方法保证预测波形具有较强的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.025 seconds)
