公开(公告)号：CN119692280A

公开(公告)日：2025-03-25

申请号：CN202410308621.X

申请日：2024-03-18

Applicant: 复旦大学

Inventor： 陶俊 ,  郭南麟 ,  曾璇

IPC: G06F30/373 ,  G06N3/047 ,  G06N3/08

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于贝叶斯神经网络的多环境角下的模拟电路良率优化方法。本发明使用贝叶斯神经网络(BNN)对多个环境角下的良率和标称性能进行同步建模，通过将BNN嵌入贝叶斯优化框架执行多环境角下的良率优化。本发明的BNN模型能更好地学习到不同环境角下的良率和性能之间的相关性，为良率及其不确定性提供了强大的建模能力，提高良率优化的效率。本发明与其他基线方法相比，在实现相同目标良率的情况下，可节省高达45.3％的电路仿真时间成本，在相同的电路仿真时间成本下，可得到更高良率的设计点，良率提高3.2％。

公开(公告)号：CN119670648A

公开(公告)日：2025-03-21

申请号：CN202311210731.4

申请日：2023-09-19

Applicant: 复旦大学

Inventor： 陶俊 ,  郭南麟 ,  曾璇

IPC: G06F30/36 ,  G06F30/27 ,  G06N3/0475 ,  G06N3/094 ,  G06N3/044

Abstract: 本发明属于集成电路技术领域，涉及针对考虑工艺偏差影响下的模拟/射频电路鲁棒性设计方法，具体涉及基于循环生成对抗网络的模拟/射频电路鲁棒性设计方法。本发明利用循环生成对抗网络生成鲁棒性电路设计点，在保证设计点质量的同时减小设计的时间成本。本发明使用循环生成对抗网络学习不考虑工艺偏差下的标称设计和考虑工艺偏差的鲁棒性设计点之间的数学映射，可用于将给定的标称设计转换为其鲁棒性版本，具有高设计效率。本发明能结合其他对比方法通常难以捕捉的人类设计知识，以低计算成本准确地合成鲁棒的模拟/射频电路设计。