公开(公告)号：CN1477878A

公开(公告)日：2004-02-25

申请号：CN03129689.0

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 华林 ,  朱珂 ,  周晓方 ,  章倩苓

IPC: H04N7/26 ,  H04N7/30 ,  H03M7/30

Abstract: 本发明提出一种适用于JPEG2000标准的，硬件消耗少、处理速度快的EBCOT编码器VLSI结构，以进一步提高JPEG2000编码系统的性能。本发明提出的EBCOT编码器内部采用了4组BIT平面作为缓存，分别代表两组被编码的位平面、符号平面和状态平面，以大大降低对外部MEMORY的存取频率；采用“探测－编码”的加速技术，将三个编码扫描过程合为一个扫描过程，以提高编码效率；同时运用2级流水时序，以进一步提高执行速度。本发明大大提高了JPEG2000数字图像压缩编码芯片的编码速度，可满足许多高端实时的多媒体应用领域。

公开(公告)号：CN1477498A

公开(公告)日：2004-02-25

申请号：CN03129688.2

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 朱珂 ,  华林 ,  周晓方 ,  章倩苓

IPC: G06F9/38 ,  G06F7/00 ,  G06F3/00

Abstract: 本发明为一种高速、可配置的一维5/3和9/7小波变换的VLSI实现结构。其数据通路是基于流水线操作方式，它由多级提升(lifting)处理单元，嵌入式数据延拓控制单元，输入/输出控制单元组成。嵌入式数据延拓控制单元采用改进的嵌入式数据延拓算法，输入/输出控制单元完成了正向/逆向重规整化操作。本发明在存储单元的数量，存储单元的访问次数，结构的数据处理能力，以及理论的功耗分析等方面较现有的技术都有十分显著的改进。

公开(公告)号：CN1450457A

公开(公告)日：2003-10-22

申请号：CN03116419.6

申请日：2003-04-16

Applicant: 复旦大学

Inventor： 孙慧 ,  王佳静 ,  李侠 ,  卜涛 ,  郭靖 ,  章倩苓 ,  周晓方 ,  闵昊

IPC: G06F12/00

CPC classification number: Y02D10/13

Abstract: 本发明为一种采用改进时序控制的低功耗组相联高速缓冲存储器(cache)。其具体的load操作时序采取了在对各路tag sram进行读出的同时不对任何一路data sram进行读出操作的方式，在tag比较器的比较结果稳定后对命中的一路data sram进行数据读出操作(cache命中时)或不对任何一路data sram进行读出(cache失效时)。本发明的硬件电路由tag sram部分、data sram部分、tag比较器、data输出多路选择及驱动电路经电路连接组成。本发明的组相联高速缓冲存储器的功耗比传统的cache功耗大大降低。

公开(公告)号：CN1450450A

公开(公告)日：2003-10-22

申请号：CN03116913.9

申请日：2003-05-15

Applicant: 复旦大学

Inventor： 徐科 ,  王文婷 ,  忻凌 ,  闵昊 ,  周晓方 ,  顾沧海

IPC: G06F9/30 ,  G06F9/38

Abstract: 本发明为一种采用新体系结构的32位嵌入式微处理器，能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单元等部分构成。其中，指令cache和指令折叠电路仅在执行Java卡虚拟机指令时有效，与此同时，通用寄存器组映射为堆栈cache。本发明中的微处理器可以同时支持两套指令集，并且之间能够方便的进行无缝切换，而电路面积与传统不支持Java卡虚拟机的处理器相比，增加不到20％。

公开(公告)号：CN104539294A

公开(公告)日：2015-04-22

申请号：CN201410838558.7

申请日：2014-12-26

Applicant: 复旦大学

Inventor： 杨庆庆 ,  周晓方

IPC: H03M13/11 ,  H03M13/27 ,  G06F9/30

Abstract: 本发明属于专用指令集处理器技术领域，具体为一种用于Turbo码和LDPC码译码器的地址生成器。该地址生成器能够为多种无线通信标准中的Turbo码和LDPC码生成地址，包括LTE/UMTS/WiMAX/WIFI等。该地址生成器采用混合式结构，主要包括指令存储器、取指令模块、预译码模块、多模式地址计算数据通路和数据存储器等部分；其中，多模式地址计算数据通路可以根据配置信息形成不同的流水线结构，根据指令执行地址计算。本发明相比于一般的地址生成器覆盖的标准范围更广，能够为Turbo码和LDPC码生成地址。

公开(公告)号：CN103488459A

公开(公告)日：2014-01-01

申请号：CN201310420101.X

申请日：2013-09-13

Applicant: 复旦大学

Inventor： 周晓方 ,  王冬格

IPC: G06F7/544

Abstract: 本发明属于数字信号处理和集成电路设计技术领域，具体涉及一种基于改进的高基CORDIC算法的复数乘法运算单元。本发明提出的改进的高基CORDIC算法，在已有算法的基础上，进一步增加CORDIC运算每一级的迭代角度的选择范围，在保证精度的同时，减少了所需的迭代次数，从而提高运算速度；采用余弦函数的泰勒级数展开近似的方法，简化高基CORDIC算法中模校正因子的乘法操作，使得整个运算过程只存在一个常数模校正因子，减小了硬件复杂度。在复数乘法的一个乘数是可以事先确定的应用场合，可以完全避免通用复数乘法器的使用，在乘法运算单元的硬件面积和所需要的ROM大小上都具有优势，同时计算精度没有损失。

公开(公告)号：CN101908080B

公开(公告)日：2012-06-27

申请号：CN200910052451.9

申请日：2009-06-03

Applicant: 复旦大学

Inventor： 陈珊珊 ,  周晓方 ,  王琳凯

IPC: G06F17/50

Abstract: 本发明涉及一种快速设计电源网络的算法，其基于保证芯片功耗要求，通过移除均匀电源网络中传导电流相对较少的电源条，生成一个不均匀电源网络，用于布局后对电源网络的优化，在满足芯片供电需求的同时，尽可能的节约布线资源；本发明设计电源网络算法，与传统的设计方案相比，不但节省了布线资源而且显著减少设计的迭代时间。

公开(公告)号：CN101369163B

公开(公告)日：2012-01-18

申请号：CN200810201186.1

申请日：2008-10-14

Applicant: 复旦大学

Inventor： 成诗伟 ,  曹圣国 ,  周晓方

IPC: G05F3/24

Abstract: 本发明属于集成电路技术领域，具体为一种新型的可降低∑Δ量化噪声折叠的高线性度的电荷泵电路。该电路通过提高电荷泵电流源的输出阻抗，减小由于输出电压变化引起电话泵的上/下电流源之间的不匹配，提高电荷泵的线性度，减小了输出的参考时钟毛刺，同时减小由于电荷泵的非线性引起的高频量化噪声向低频的噪声的折叠，有效地降低了锁相环的带内相位噪声，提高输出振荡信号的频谱纯度。

公开(公告)号：CN101339571B

公开(公告)日：2011-04-06

申请号：CN200710047704.4

申请日：2007-11-01

Applicant: 复旦大学

Inventor： 王琳凯 ,  陈珊珊 ,  周电 ,  周晓方

IPC: G06F17/50

Abstract: 本发明属于集成电路计算机辅助设计技术领域，具体为一种VLSI布局规划中集中约束的实现方法。该方法结合B*-tree的表示法、模拟退火算法以及线性规划算法。其步骤包括根据约束构造约束子树，连接各个子树构成允许的初始布局，采用模拟退火算法对面积等到因素进行优化；从初始布局得到线性规划的约束条件，构造线性规划矩阵，然后调用线性规划函数求解线性规划矩阵，进行压缩操作和软模块调整，从而得到优化布局结果。本方法用于实现平面布局中多个模块需要集中放置的约束，也可实现多个或整体划分上的集中约束。

公开(公告)号：CN1804849B

公开(公告)日：2010-05-12

申请号：CN200610023480.9

申请日：2006-01-19

Applicant: 复旦大学

Inventor： 赵长虹 ,  陈建 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种多时钟系统的平面布图规划方法。本发明给出了允许的多时钟平面布局定义以及相应的定理和证明，并基于序列对的表示法和模拟退火算法提出了多时钟平面布图规划方法。本方法在不增加时间复杂度的前提下，根据多时钟系统的特点大大减小了解空间。实验结果表明，本发明对多时钟域平面布局有良好效果，可广泛应用于集成电路计算机辅助设计中。