-
公开(公告)号：CN1306585C
公开(公告)日：2007-03-21
申请号：CN200310121332.7
申请日：2003-12-11
Applicant: 国际商业机器公司
CPC classification number: H01L29/6656 , H01L21/823807 , H01L21/823864 , H01L21/84 , H01L27/1203 , H01L29/42316 , H01L29/7842 , H01L29/7843 , H01L29/808
Abstract: 受张力和/或压缩力的衬底提高了在其中制造的器件性能。可以通过选择设置在器件沟道区上的栅极侧壁间隔层的适当材料而在衬底上施加张力和/或压缩力，其中间隔层与栅极和衬底相邻地形成，并施加力在相邻的衬底区域上。另一实施例包括使用通过氧化膨胀的多晶硅制成的SOI侧壁间隔层在沟道的平面中施加压缩应力。压缩力或张力下的衬底区域显示出与没有受应力的衬底不同的电荷迁移率特性。通过可控制地改变形成在衬底上的NFET和PFET内的这些应力，已经被证明可以提高IC性能。
-
公开(公告)号：CN1202563C
公开(公告)日：2005-05-18
申请号：CN98809637.4
申请日：1998-09-30
Applicant: 因芬尼昂技术股份公司 , 国际商业机器公司
Inventor： K·巴拉苏布拉曼亚姆 , M·加尔 , J·P·加姆比诺 , J·A·曼德尔曼
IPC: H01L21/336 , H01L21/324
CPC classification number: H01L29/66575 , H01L21/28176 , H01L21/324 , H01L27/10873 , Y10S438/91
Abstract: 减少金属氧化物半导体(MOS)器件中栅致漏极漏电流(GIDL)可以通过在非氧化环境下进行退火来实现。在一实例中，退火是在氩气和/或氨气环境下，在栅极侧壁氧化形成衬垫之后进行。
-
公开(公告)号：CN1532912A
公开(公告)日：2004-09-29
申请号：CN200310121332.7
申请日：2003-12-11
Applicant: 国际商业机器公司
CPC classification number: H01L29/6656 , H01L21/823807 , H01L21/823864 , H01L21/84 , H01L27/1203 , H01L29/42316 , H01L29/7842 , H01L29/7843 , H01L29/808
Abstract: 受张力和/或压缩力的衬底提高了在其中制造的器件性能。可以通过选择设置在器件沟道区上的栅极侧壁间隔层的适当材料而在衬底上施加张力和/或压缩力，其中间隔层与栅极和衬底相邻地形成，并施加力在相邻的衬底区域上。另一实施例包括使用通过氧化膨胀的多晶硅制成的SOI侧壁间隔层在沟道的平面中施加压缩应力。压缩力或张力下的衬底区域显示出与没有受应力的衬底不同的电荷迁移率特性。通过可控制地改变形成在衬底上的NFET和PFET内的这些应力，已经被证明可以提高IC性能。
-
公开(公告)号：CN1267913A
公开(公告)日：2000-09-27
申请号：CN00104636.5
申请日：2000-02-03
Applicant: 因芬尼昂技术北美公司 , 国际商业机器公司
IPC: H01L23/58 , H01L27/108 , H01L21/76
CPC classification number: H01L27/10861 , H01L21/763 , H01L21/765 , H01L27/10829 , H01L27/10897 , H01L2924/0002 , H01L2924/00
Abstract: 动态随机存取存储器有多对存储单元,存储单元通过垂直电隔离沟槽相互隔离并与配套电路隔离。隔离沟槽具有侧壁及上和下部,并包围包含存储单元的半导体本体的区域。这使多对存储单元相互电隔离并与位于半导体本体内不位于环绕区内的配套电路电隔离。隔离沟槽的下部填充有导电材料,导电材料有侧壁部分和下部,侧壁部分通过第一电绝缘体至少部分与沟槽下部的侧壁分离,下部与半导体本体电接触。隔离沟槽的上部填充第二电绝缘体。
-
-
-
Search Results
44
records
(took 0.022 seconds)
