-
公开(公告)号：CN103839803A
公开(公告)日：2014-06-04
申请号：CN201310085579.1
申请日：2013-03-18
Applicant: 中国科学院微电子研究所 , 上海联星电子有限公司 , 江苏中科君芯科技有限公司
IPC: H01L21/331
CPC classification number: H01L29/66325
Abstract: 本发明公开了一种平面型IGBT结构的制备方法，属于半导体技术领域。该方法为：在N-型衬底上开出一窗口区域，在窗口区域通过硅的选择氧化方法淀积氧化层，在N-型衬底和窗口区域的上表面均生长栅氧层，在栅氧层上淀积多晶硅层，将窗口区域以外的多晶硅层形成栅极，通过离子注入法，在N-型衬底的上表面依次形成P-基区和N-注入区，在多晶硅层的表面依次淀积层间氧化层和金属层，形成发射极，在N-型衬底的背面，通过离子注入法依次形成N型缓冲层和p-集电极区，在N-型衬底的背面，淀积背面金属层。本发明在硅表面以下生长氧化层，通过增加电容介质的厚度，减小密勒电容，改善了传统工艺中造成材料断裂的问题。
-
公开(公告)号：CN101458292A
公开(公告)日：2009-06-17
申请号：CN200710179370.6
申请日：2007-12-12
Applicant: 中国科学院微电子研究所
IPC: G01R31/26 , G05B19/048 , G06F9/44
Abstract: 本发明公开了一种功率VDMOS开启电压远程在线自动测试系统，包括：控制计算机、数据采集卡、测试开发板和辐照源内DUT插拔开发板。本发明同时公开了一种功率VDMOS开启电压远程在线自动测试方法。利用本发明，实现了对总剂量辐照、剂量率辐照、单粒子、中子辐照等实验人员无法进入现场的辐照环境中的VDMOS开启电压远程在线精确测量，并在计算机屏幕上实时显示测试曲线，实时显示和处理测试结果开启电压。
-
公开(公告)号：CN112103345B
公开(公告)日：2024-05-28
申请号：CN202011003179.8
申请日：2020-09-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种SiC功率MOSFET器件，属于半导体器件技术领域，用以解决现有技术中SiC功率MOSFET器件在宇宙诱导的重离子影响下产生局部区域温度过高导致单粒子烧毁效应的问题。上述SiC功率MOSFET器件，包括衬底、层叠于衬底上的漂移层以及位于衬底和漂移层之间多层缓冲层，漂移层、缓冲层和漂移层的掺杂浓度依次递减，沿衬底至漂移层方向，多层缓冲层的掺杂浓度逐渐减小。本发明的SiC功率MOSFET器件可用于模拟电路和数字电路中。
-
公开(公告)号：CN109616523B
公开(公告)日：2022-05-17
申请号：CN201811421349.7
申请日：2018-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/06 , H01L29/16
Abstract: 本发明公开了一种4H‑SiC MOSFET功率器件及其制造方法，该功率器件包括：源极(1)、SiO2层间介质(2)、栅极(3)、栅氧化层(4)、P+接触区(5)、N+源区(6)、P阱(7)、额外注入的P型区(8)、N型外延层(9)、N‑外延层(10)、缓冲层(11)、N+衬底(12)和漏极(13)。本发明提出的4H‑SiC MOSFET功率器件采用分离栅结构，该结构可以有效减小输入电容、栅漏电容，提高器件开关性能，在JFET区引入P型掺杂，可以有效降低栅氧化层电场强度，提高器件的可靠性，另一方面采用电流扩展层结构可以兼顾器件的电流能力。
-
公开(公告)号：CN108122964B
公开(公告)日：2020-06-16
申请号：CN201711415532.1
申请日：2017-12-22
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/423 , H01L29/739
Abstract: 本申请提供的一种绝缘栅双极晶体管，涉及半导体器件领域，包括：N+发射极，Pwell区域，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区；载流子存储层；P注入层；无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。
-
Patent Agency Ranking
公开(公告)号：CN111048580A
公开(公告)日：2020-04-21
申请号：CN201911335633.7
申请日：2019-12-20
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/331 , H01L29/739
Abstract: 一种碳化硅绝缘栅双极晶体管，该晶体管包括：N型重掺杂第一场截止层；N型重掺杂第二场截止层形成于N型重掺杂第一场截止层之上；N型轻掺杂漂移层形成于N型重掺杂第二场截止层之上；调控P型Base区形成于N型轻掺杂漂移层内；N型重掺杂源区形成于调控P型Base区内；源极金属形成于调控P型Base区的部分区域内以及N型重掺杂源区的部分上表面，且与N型重掺杂源区的上表面和侧壁形成欧姆接触；栅介质层形成于N型轻掺杂漂移层之上；栅极形成于栅介质层之上；层间介质形成于栅极之上及栅极的两侧，以隔离栅极和源极金属；P型重掺杂集电极区形成于N型重掺杂第一场截止层的背面。本发明通过形成双层场截止层结构，优化了器件特性，提高了鲁棒性。
-
公开(公告)号：CN106409887B
公开(公告)日：2019-07-26
申请号：CN201611130412.2
申请日：2016-12-09
Applicant: 中国科学院微电子研究所
Inventor： 陆江
IPC: H01L29/10 , H01L29/739
Abstract: 本发明公开了一种绝缘栅双极晶体管，包括：衬底；位于所述衬底的栅极结构、发射极和集电极；集电极和发射极分别位于所述衬底的两端；栅极结构包括窄部、第一展宽部和第二展宽部，窄部位于两个发射极之间，第二展宽部位于栅极结构靠近集电极一侧，第一展宽部连接于窄部和第二展宽部之间；第一展宽部的宽度大于窄部的宽度，以填充与发射极连接的位于发射极的第一方向的区域，从而抑制所述发射极边缘的寄生晶体管的开启；二展宽部的宽度大于第一展宽部的宽度。用以解决现有技术中的PNM‑IGBT器件，存在的抗闩锁能力弱的技术问题。实现了在保证器件参数性能的基础上显著的提高抗闩锁能力的技术效果。
-
公开(公告)号：CN109962098A
公开(公告)日：2019-07-02
申请号：CN201910138049.6
申请日：2019-02-25
Applicant: 中国科学院微电子研究所
Abstract: 本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：在深N型掺杂区内设置有第一N型掺杂区、第二P型掺杂区和第二N型掺杂区；在第一P型掺杂区内设置有第一P型重掺杂区和第一N型重掺杂区；在第二P型掺杂区内设置有第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区；在第三P型掺杂区内设置有第四N型重掺杂区和第三P型重掺杂区；在第一N型掺杂区和第二N型掺杂区的上方均设置有浅槽隔离区；第一引出电极的一端分别与第一P型重掺杂区和第一N型重掺杂区连接，第二引出电极的一端分别与第二N型重掺杂区、第二P型重掺杂区和第三N型重掺杂区连接，第三引出电极的一端分别与第四N型重掺杂区和第三P型重掺杂区连接。
-
公开(公告)号：CN109616523A
公开(公告)日：2019-04-12
申请号：CN201811421349.7
申请日：2018-11-27
Applicant: 中国科学院微电子研究所
IPC: H01L29/78 , H01L21/336 , H01L29/423 , H01L29/06 , H01L29/16
Abstract: 本发明公开了一种4H-SiC MOSFET功率器件及其制造方法，该功率器件包括：源极(1)、SiO2层间介质(2)、栅极(3)、栅氧化层(4)、P+接触区(5)、N+源区(6)、P阱(7)、额外注入的P型区(8)、N型外延层(9)、N-外延层(10)、缓冲层(11)、N+衬底(12)和漏极(13)。本发明提出的4H-SiC MOSFET功率器件采用分离栅结构，该结构可以有效减小输入电容、栅漏电容，提高器件开关性能，在JFET区引入P型掺杂，可以有效降低栅氧化层电场强度，提高器件的可靠性，另一方面采用电流扩展层结构可以兼顾器件的电流能力。
-
公开(公告)号：CN103794645B
公开(公告)日：2019-02-15
申请号：CN201210426232.4
申请日：2012-10-30
Applicant: 上海联星电子有限公司 , 中国科学院微电子研究所 , 江苏中科君芯科技有限公司
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明实施例公开了一种IGBT器件，该IGBT器件的N型基极区背面的依次设置有第一N型缓冲层、第二N型缓冲层和第三N型缓冲层，其中所述第一N型缓冲层的掺杂杂质为第五主族元素离子，且所述第一N型缓冲层的杂质浓度大于N型基极区的杂质浓度，所述第二N型缓冲层的掺杂杂质为第六主族元素离子，且所述第二N型缓冲层的杂质浓度大于N型基极区的杂质浓度，并小于所述第一N型缓冲层的杂质浓度，所述第三N型缓冲层的掺杂杂质为第五主族元素离子，且所述第三N型缓冲层的杂质浓度大于第一N型缓冲层的杂质浓度。三个缓冲层可以分别独立优化IGBT器件的相关特性，获得更好的导通和关断的折中曲线，进而优化IGBT的开关特性，从而提高了IGBT的器件的整体性能。
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.027 seconds)
