-
公开(公告)号：CN119892058A
公开(公告)日：2025-04-25
申请号：CN202411897526.4
申请日：2024-12-20
Applicant: 中国科学院微电子研究所
IPC: H03K19/0185 , H03K19/00 , G05F3/26
Abstract: 本发明公开一种宽输入范围低功耗电平移位电路，涉及电子设备技术领域，包括电流镜支路以及逻辑错误诊断电路；电流镜支路与逻辑错误诊断电路相连；电流镜支路中至少包括第一反相器和第二反相器；第一反相器和第二反相器用于确保静态功耗约为零且降低电路瞬态功耗；逻辑错误诊断电路用于保证输入电平与输出电平一致。本发明采用电流镜架构电平移位电路避免了NMOS和PMOS的竞争关系，可实现宽输入电压范围；在电流镜支路插入反相器降低功耗。逻辑错误诊断电路避免了移位器输入输出电平不一致的逻辑错误；实现了宽输入电压范围的电平转换，具有低的静态功耗和动态功耗，可实现轨对轨的输出摆幅。
-
公开(公告)号：CN118740081A
公开(公告)日：2024-10-01
申请号：CN202310331208.0
申请日：2023-03-30
Applicant: 中国科学院微电子研究所
Abstract: 本发明提供了一种对称式差分转单端的放大器及芯片和电子设备，放大器通过第一P型晶体管和第二P型晶体管形成的电流源，作为第一N型晶体管和第二N型晶体管组成的输入差分对的负载，由此释放了输入共模范围，使得对称式差分转单端的放大器能够实现输入共模电平高至电源轨的效果。此外，在第三N型晶体管到第五N型晶体管镜像电流过程中，及在第四N型晶体管到第六N型晶体管镜像电流过程中，仅对第三N型晶体管和第四N型晶体管的栅源电压进行了镜像，有效抑制了沟道长度调制效应。
-
公开(公告)号：CN117129745A
公开(公告)日：2023-11-28
申请号：CN202210558762.8
申请日：2022-05-20
Applicant: 中国科学院微电子研究所
IPC: G01R19/165 , G01R31/327
Abstract: 本申请涉及基本电子电路技术领域，公开了一种智能高边功率开关的电流检测电路，基于SenseFET电流检测电路，包括：增益放大电路(100)，用于提高放大器增益，包括在电流镜电路上嵌套运算放大器；DC补偿电路(200)，用于消除直流误差，包括从输入电压到输出电压Vout之间增加级联电流镜；负压过充保护电路(300)，用于实现检测管与功率管同步关断，包括在负载与运放之间设置开关管，本申请实现对高边功率开关的电流实现精准和安全的检测。
-
公开(公告)号：CN109728798B
公开(公告)日：2023-08-01
申请号：CN201811441907.6
申请日：2018-11-29
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种高压侧栅极驱动电路及集成电路，包括：双脉冲产生电路、高电平移位电路、噪声抑制电路、触发器和栅驱动电路；所述噪声抑制电路包括串联的共模噪声抑制电路和差模噪声抑制电路；所述双脉冲产生电路的输出端与所述高电平移位电路的输入端连接，所述高电平移位电路的输出端与所述噪声抑制电路的输入端连接；所述噪声抑制电路的输出端与触发器的输入端连接；所述触发器的输出端与所述栅驱动电路的输入端连接。本发明提供的电路改善了现有的驱动电路可靠性差，易烧毁的技术问题，提高了电路可靠性。
-
公开(公告)号：CN115268554A
公开(公告)日：2022-11-01
申请号：CN202210689518.5
申请日：2022-06-16
Applicant: 中国科学院微电子研究所
IPC: G05F1/567
Abstract: 本发明公开了一种低压差线性稳压器，包括带隙基准电路、调整器电路和瞬态增强电路；所述带隙基准电路用于为所述调整器电路提供基准电压；所述调整器电路用于将所述基准电压转换成稳定电压输出，所述瞬态增强电路用于在所述调整器电路的负载输出端输出的电压值变化时，提供充电通路或放电通路，使所述负载输出端的电压稳定，从而稳定输出端的瞬态响应。本发明提供的线性稳压器具有快速瞬态响应、低负载调整率、低温度系数、低功耗以及高稳定性。
-
Patent Agency Ranking
公开(公告)号：CN112398080B
公开(公告)日：2022-10-21
申请号：CN202011127238.2
申请日：2020-10-20
Applicant: 中国科学院微电子研究所
Abstract: 本发明属于过流保护技术领域，公开了一种过流保护装置，包括：电流源、带隙结构电路、采样电路以及输出电路；带隙结构电路包括：第六、第七MOS管、第一、第二三极管、第一、第二以及第三电阻；第六、第七MOS管的源极分别连接VDD，第六、第七MOS管的栅极相连并连接电流源，第六MOS管的漏极连接第一三极管的集电极，第七MOS管的漏极通过第二电阻连接第二三极管的集电极；第一三极管的基极与集电极相连，第一三极管的发射极通过第一电阻接地，第二三极管的基极与第一三极管的基极相连，第二三极管的发射极通过第三电阻接地；采样电路与第二三极管的发射极相连；输出电路与第二三极管的集电极相连。本发明提供的过流保护装置具备低温漂，高精度的特性。
-
公开(公告)号：CN112860002B
公开(公告)日：2022-07-19
申请号：CN202110093412.4
申请日：2021-01-21
Applicant: 中国科学院微电子研究所
IPC: G05F3/26
Abstract: 本发明涉及一种瞬时响应线性稳压器，属于集成电路设计技术领域，解决了现有技术中线性稳压器功耗高、输出端电压稳定性差和响应不及时的问题。稳压器包括误差放大器、功率开关管、电压调节电路、瞬时响应电路和稳定环路；误差放大器，用于对接收的基准电压和采样电压的差值进行增益放大，得到增益放大后的差值电压；以及，用于根据接收的采样电压的变化输出反馈电压至瞬时响应电路；功率开关管，用于根据增益放大后的差值电压调节负载电流，根据负载电流输出线性稳压器的输出电压；瞬时响应电路，根据反馈电压和采样电压控制瞬时响应电路是否与功率开关管形成充放电回路，以使功率开关管的负载电流瞬时响应线性稳压器的输出电压的变化。
-
公开(公告)号：CN109786374B
公开(公告)日：2021-07-13
申请号：CN201910010758.6
申请日：2019-01-07
Applicant: 中国科学院微电子研究所
IPC: H01L27/02
Abstract: 本发明涉及半导体器件技术领域，尤其涉及一种SOI功率开关的ESD保护器件，包括：P型衬底；P型衬底上的N型深阱；在N型深阱上依次排布的第一N阱、第一P阱、第二N阱、第二P阱、第三N阱，第二N阱的宽度范围为2‑8μm；第一P阱内包括第一P+注入区、第一N+注入区，在第一P阱和第二N阱之间横跨有第二P+注入区；第二P阱内包括第二N+注入区、第四P+注入区，在第二N阱和第二P阱之间横跨有第三P+注入区；第二N阱上有栅氧化层，栅氧化层的长度范围为0.25～6μm，第一P+注入区和第一N+注入区连接至阳极，第二N+注入区和第四P+注入区连接至阴极，提高了器件的维持电压，降低了器件的触发电压，提高了防护性能。
-
公开(公告)号：CN108807522B
公开(公告)日：2021-04-27
申请号：CN201810582456.1
申请日：2018-06-07
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L21/331 , H01L29/06
Abstract: 本发明公开了一种N型隧穿场效应晶体管及其制作方法，该晶体管包括：半导体衬底；沟道区，形成于所述半导体衬底上；P型源区，形成于所述半导体衬底上，位于所述沟道区的第一侧，所述P型源区具有P+型掺杂；N型漏区，形成于所述半导体衬底上，位于所述沟道区中与所述第一侧相对的第二侧，所述N型漏区具有N+型掺杂；栅极，设置在所述沟道区的第三侧，所述栅极与所述沟道区间设置有栅氧层；隔离区，设置在所述沟道区与所述N型漏区间的漏体结所在区域处，所述隔离区填充有预设隔离氧化物，所述隔离区与所述栅氧层交叠，所述隔离区用于隔离所述N型漏区与所述沟道区间的电子，避免在所述漏体结所在区域处发生隧穿。
-
公开(公告)号：CN111341770A
公开(公告)日：2020-06-26
申请号：CN202010103234.4
申请日：2020-02-19
Applicant: 中国科学院微电子研究所
IPC: H01L27/02
Abstract: 本发明公开了一种低触发电压的ESD保护结构、集成电路及设备，该ESD保护结构包括：依次相连排布于顶硅层的第一P阱区、第一N阱区和第二P阱区；依次排布的第一P+区、第一N+区、第二P+区、第二N+区、第三N+区、第四N+区和第五N+区；第一P+区和第一N+区位于第一P阱区中，第二P+区和第二N+区位于第一N阱区中，第三N+区位于第一N阱区和第二P阱区连接处，第四N+区和第五N+区位于第二P阱区中；第一P+区和第一N+区与阴极导通连接；第二P+区和第二N+区与阳极导通连接。本发明提供的结构，电路和设备，用以解决现有技术中集成电路的ESD防护存在的防护响应过慢的技术问题。提供了一种响应迅速的ESD保护结构。
-
-
-
-
-
-
-
-
-
Search Results
104
records
(took 0.034 seconds)
