公开(公告)号：CN118432549A

公开(公告)日：2024-08-02

申请号：CN202410487313.8

申请日：2024-04-22

Applicant: 中国科学院微电子研究所

Inventor： 李博 ,  罗骞 ,  刘畅 ,  苏泽鑫 ,  赵海涛 ,  韩郑生

IPC: H03F1/26

Abstract: 本发明公开一种低噪声放大器设计方法及低噪声放大器，涉及集成电路技术领域，以解决现有技术中在低噪声放大器的晶体管输入端额外配置电感导致放大电路信噪比差的问题。方法包括：获取低噪声放大器中与晶体管的栅极端，漏极端以及源极端连接的电气设备的第一参数；基于第一参数，采用第一预设噪声分析模型，确定低噪声放大器的噪声性能参数；基于第一参数以及噪声性能参数，采用第二预设噪声分析模型，确定低噪声放大电路的最优噪声性能参数；基于最优噪声性能参数，确定低噪声放大电路的晶体管的尺寸；从而解决现有技术中在低噪声放大器的晶体管栅极端额外配置电感导致放大电路信噪比差的问题。

公开(公告)号：CN118432548A

公开(公告)日：2024-08-02

申请号：CN202410487200.8

申请日：2024-04-22

Applicant: 中国科学院微电子研究所

Inventor： 刘畅 ,  罗骞 ,  李博 ,  苏泽鑫 ,  赵海涛 ,  韩郑生

IPC: H03F1/26 ,  H03F3/68

Abstract: 本发明公开一种用于噪声抵消的放大器，涉及集成电路技术领域，以解决现有技术中对集成电路进行降噪效果差的问题。包括：与输入级连接的放大级以及与放大级连接的输出级；其中，输入级分别与第一放大器的输入端以及第二放大器的输入端连接；第一噪声放大器的输入端与第一放大器的第一输出端连接，第一噪声放大器的输出端与第二放大器的第二输出端连接；第一放大器的第一输出端与第二放大器的第二输出端的电压极性不同；第二噪声放大器的输入端与第二放大器的第一输出端连接，第二噪声放大器的输出端与第一放大器的第二输出端连接；输出级分别与第一放大器的第二输出端以及第二放大器的第二输出端连接；从而解决了现有技术降噪效果差的问题。

公开(公告)号：CN117978162A

公开(公告)日：2024-05-03

申请号：CN202410122932.7

申请日：2024-01-29

Applicant: 中国科学院微电子研究所

Inventor： 刘畅 ,  张超 ,  李博 ,  张轩 ,  赵海涛 ,  苏泽鑫 ,  罗骞 ,  蒋大汇 ,  孙赫 ,  胡韬

IPC: H03M1/00 ,  H03M1/46 ,  G06F30/373 ,  G06F30/367 ,  G06F119/06

Abstract: 本申请公开一种应用于高精度ADC的基于DWA的改进型算法和装置，涉及集成电路设计领域。包括：根据输入信号和指针信号，对所述电容阵列按照预设选择逻辑以组为单位进行轮转选择，分别依次确定每组电容中多个单位电容对应的高位逻辑值；根据所述输入信号和所述指针信号，对所述电容阵列按照预设选择逻辑在组内进行选择，基于逻辑控制确定固定位对应的低位逻辑值；基于所述高位逻辑值和所述低位逻辑值完成所述高精度ADC的动态器件匹配，采用预设选择逻辑也即是电容分组配合DWA算法的方式，降低DWA电路复杂度，在应用于ADC中，在牺牲较小硬件的前提下提高ADC的精度，实现低功耗、高精度的ADC电路。

公开(公告)号：CN111341770B

公开(公告)日：2023-04-18

申请号：CN202010103234.4

申请日：2020-02-19

Applicant: 中国科学院微电子研究所

Inventor： 夏瑞瑞 ,  蔡小五 ,  刘海南 ,  曾传滨 ,  赵海涛 ,  卜建辉 ,  高悦欣 ,  罗家俊

IPC: H01L27/02

Abstract: 本发明公开了一种低触发电压的ESD保护结构、集成电路及设备，该ESD保护结构包括：依次相连排布于顶硅层的第一P阱区、第一N阱区和第二P阱区；依次排布的第一P+区、第一N+区、第二P+区、第二N+区、第三N+区、第四N+区和第五N+区；第一P+区和第一N+区位于第一P阱区中，第二P+区和第二N+区位于第一N阱区中，第三N+区位于第一N阱区和第二P阱区连接处，第四N+区和第五N+区位于第二P阱区中；第一P+区和第一N+区与阴极导通连接；第二P+区和第二N+区与阳极导通连接。本发明提供的结构，电路和设备，用以解决现有技术中集成电路的ESD防护存在的防护响应过慢的技术问题。提供了一种响应迅速的ESD保护结构。

公开(公告)号：CN112860002A

公开(公告)日：2021-05-28

申请号：CN202110093412.4

申请日：2021-01-21

Applicant: 中国科学院微电子研究所

Inventor： 吴飞彤 ,  蔡小五 ,  刘海南 ,  赵海涛 ,  卜建辉 ,  赵发展

IPC: G05F3/26

Abstract: 本发明涉及一种瞬时响应线性稳压器，属于集成电路设计技术领域，解决了现有技术中线性稳压器功耗高、输出端电压稳定性差和响应不及时的问题。稳压器包括误差放大器、功率开关管、电压调节电路、瞬时响应电路和稳定环路；误差放大器，用于对接收的基准电压和采样电压的差值进行增益放大，得到增益放大后的差值电压；以及，用于根据接收的采样电压的变化输出反馈电压至瞬时响应电路；功率开关管，用于根据增益放大后的差值电压调节负载电流，根据负载电流输出线性稳压器的输出电压；瞬时响应电路，根据反馈电压和采样电压控制瞬时响应电路是否与功率开关管形成充放电回路，以使功率开关管的负载电流瞬时响应线性稳压器的输出电压的变化。

公开(公告)号：CN109935581B

公开(公告)日：2021-04-13

申请号：CN201910138042.4

申请日：2019-02-25

Applicant: 中国科学院微电子研究所

Inventor： 蔡小五 ,  曾传滨 ,  赵海涛 ,  刘海南 ,  卜建辉 ,  陆江 ,  罗家俊

IPC: H01L27/02 ,  H01L21/762

Abstract: 本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：在P衬底内设置有第一N型掺杂区、P型掺杂区和第二N型掺杂区；在第一N型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二N型重掺杂区，且，第二N型重掺杂区位于第一N型掺杂区和P型掺杂区的交界处；在第二N型掺杂区内从左到右依次设置有第三N型重掺杂区、第四N型重掺杂区和第二P型重掺杂区，第三N型重掺杂区位于P型掺杂区和第二N型掺杂区的交界处；栅氧化层覆盖在P型掺杂区的表面且位于第二N型重掺杂区和第三N型重掺杂区之间；第一引出电极的一端分别与第一P型重掺杂区和第一N型重掺杂区连接，第二引出电极的一端分别与第四N型重掺杂区和第二P型重掺杂区连接。

公开(公告)号：CN108039362B

公开(公告)日：2021-01-12

申请号：CN201710875851.4

申请日：2017-09-25

Applicant: 中国科学院微电子研究所

Inventor： 蔡小五 ,  罗家俊 ,  刘海南 ,  陆江 ,  卜建辉 ,  赵海涛

IPC: H01L29/10 ,  H01L29/423 ,  H01L29/78

Abstract: 本发明公开了一种晶体管、钳位电路及集成电路，晶体管包括：衬底、氧化物层、硅层；源区和漏区之间为沟道区，其中，源区和漏区均为第一掺杂类型的重掺杂；沟道区上设置有多晶硅栅极；栅极沿第一方向依次分为第一段区域、第二段区域和第三段区域，其中，第一方向为源区至漏区的方向，其中，第一段区域为第二掺杂类型的重掺杂，第二段区域均为非掺杂多晶硅，第三段区域为所述第一掺杂类型的重掺杂，第一掺杂类型与第二掺杂类型不相同。本发明提供的器件和电路，用以解决现有技术中用于静电保护的MOSFET存在静电保护能力和漏电控制不能兼顾的技术问题。在保证ESD保护能力的基础上实现减小漏电的技术效果。

公开(公告)号：CN111129006A

公开(公告)日：2020-05-08

申请号：CN202010068010.4

申请日：2020-01-20

Applicant: 中国科学院微电子研究所

Inventor： 夏瑞瑞 ,  蔡小五 ,  刘海南 ,  曾传滨 ,  赵海涛 ,  卜建辉 ,  高悦欣 ,  罗家俊

IPC: H01L27/02

Abstract: 本发明涉及一种用于SOI智能功率集成电路的双向低触发电压的ESD保护结构，包括：可控硅结构和双向辅助触发电路；可控硅结构包括：SOI衬底上设置的第二三极管以及第一三极管和第三三极管，双向辅助触发电路包括：第一、第二RC串联电路、第一、第二二极管，以及在SOI衬底一端设置第一NMOS管，另一端设置第二NMOS管；第一RC串联电路一端连接第一端口、另一端串联第一NMOS管、第一二极管，第一二极管连接第二三极管的基极，第一端口连接第三三极管的发射极和基极；第二RC串联电路一端连接第二端口、另一端串联第二NMOS管、第二二极管，第二二极管连接第二三极管的基极，第二端口连接第一三极管的发射极和基极，降低SCR结构的触发电压，保护内部电路。

公开(公告)号：CN109935581A

公开(公告)日：2019-06-25

申请号：CN201910138042.4

申请日：2019-02-25

Applicant: 中国科学院微电子研究所

Inventor： 蔡小五 ,  曾传滨 ,  赵海涛 ,  刘海南 ,  卜建辉 ,  陆江 ,  罗家俊

IPC: H01L27/02 ,  H01L21/762

Abstract: 本发明尤其涉及双向可控硅静电放电保护结构及SOI结构：在P衬底内设置有第一N型掺杂区、P型掺杂区和第二N型掺杂区；在第一N型掺杂区内设置有第一P型重掺杂区、第一N型重掺杂区和第二N型重掺杂区，且，第二N型重掺杂区位于第一N型掺杂区和P型掺杂区的交界处；在第二N型掺杂区内从左到右依次设置有第三N型重掺杂区、第四N型重掺杂区和第二P型重掺杂区，第三N型重掺杂区位于P型掺杂区和第二N型掺杂区的交界处；栅氧化层覆盖在P型掺杂区的表面且位于第二N型重掺杂区和第三N型重掺杂区之间；第一引出电极的一端分别与第一P型重掺杂区和第一N型重掺杂区连接，第二引出电极的一端分别与第四N型重掺杂区和第二P型重掺杂区连接。

公开(公告)号：CN108039365A

公开(公告)日：2018-05-15

申请号：CN201710875844.4

申请日：2017-09-25

Applicant: 中国科学院微电子研究所

Inventor： 蔡小五 ,  罗家俊 ,  刘海南 ,  曾传滨 ,  卜建辉 ,  陆江 ,  赵海涛

IPC: H01L29/423 ,  H01L29/78 ,  H03K19/003

Abstract: 本发明公开了一种晶体管、钳位电路及集成电路，晶体管包括：衬底、位于衬底上的氧化物层、位于氧化物层上的硅层；硅层上设置有源区和漏区，源区和漏区之间为沟道区，其中，源区和漏区均为第一掺杂类型的重掺杂；沟道区上设置有多晶硅，多晶硅为金属‑氧化物半导体场效应晶体管的栅极，其中，栅极的第一端部区域为第一掺杂类型的重掺杂，其余区域均为第二掺杂类型的重掺杂，第一掺杂类型与第二掺杂类型不相同，第一端部区域为栅极靠近漏区的区域。本发明提供的器件和电路，用以解决现有技术中用于静电保护的MOSFET存在静电保护能力和漏电控制不能兼顾的技术问题。在保证ESD保护能力的基础上实现减小漏电的技术效果。