-
公开(公告)号：CN111782356B
公开(公告)日：2022-04-08
申请号：CN202010496091.8
申请日：2020-06-03
Applicant: 上海交通大学
Abstract: 本发明提供了一种权重稀疏神经网络芯片的数据流方法及系统，包括：步骤S1：针对卷积核稀疏度随输入变化的特点，设计适应稀疏度变化的串行计算的内层循环方案；步骤S2：针对卷积核稀疏度不同可能导致的计算单元间不同步的问题，设计并行计算的方案；步骤S3：为优化输入及输出缓存，设计串行计算的外层循环方案。本发明解决了卷积核稀疏度不同导致的部分硬件资源闲置的问题以及不同计算单元计算的卷积核稀疏度不同导致的计算单元间的同步问题。
-
公开(公告)号：CN114064560A
公开(公告)日：2022-02-18
申请号：CN202111361693.3
申请日：2021-11-17
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了一种面向粗粒度可重构阵列的可配置便笺式缓存设计方法，涉及可重构阵列的片上缓存领域，所述方法包括：按数据流和数据流组的方式组织所需要的数据，构建所述数据流和所述数据流组的参数配置；通过计数循环结束标志获取应用执行状态，设置所述数据流组状态切换指令和有限状态机，同步控制缓存中的所述数据流和数据执行相应操作。本发明可以解决Cache中存在的问题，具有易于使用、可预取、可编程的自动图像边界处理、可消除访存冲突、减少延迟等特征，利用可编程的访存模式，最大化片上数据复用，同时支持访存和计算的解耦合，提高阵列的计算效率。
-
公开(公告)号：CN114047903A
公开(公告)日：2022-02-15
申请号：CN202111320846.X
申请日：2021-11-09
Applicant: 上海交通大学
Abstract: 本发明公开了一种应用在数据流驱动的可重构阵列的混合精度运算单元，涉及运算单元设计领域。本发明是一种支持混合精度，多种工作模式的运算单元，相比于现阶段已提出的运算单元，本发明面向通用计算密集型应用，设计了高能效的支持多规格、混合精度的定点运算单元，根据需求选择工作模式；基于本发明设计的低功耗、低开销的混合精度运算单元和合理的数据流调度方式，解决粗粒度可重构阵列固定规格计算单元面向神经网络应用的低精度运算模式时，计算单元资源利用率低和精度损失的问题，大幅提升可重构阵列面向神经网络应用的性能。
-
公开(公告)号：CN113688703A
公开(公告)日：2021-11-23
申请号：CN202110924732.X
申请日：2021-08-12
Applicant: 上海交通大学 , 上海航天测控通信研究所
Abstract: 一种基于FPGA的低延时非极大值抑制方法与装置，省去现有各NMS算法均需要的整体排序步骤，降低启动延时，且其可通过灵活的参数配置满足不同的计算速度与精度要求。采用流水线架构，可与流水线架构的神经网络加速器兼容，缩短了目标检测算法整体延迟。
-
公开(公告)号：CN110518884B
公开(公告)日：2021-03-09
申请号：CN201910769767.3
申请日：2019-08-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
-
Patent Agency Ranking
公开(公告)号：CN111782356A
公开(公告)日：2020-10-16
申请号：CN202010496091.8
申请日：2020-06-03
Applicant: 上海交通大学
Abstract: 本发明提供了一种权重稀疏神经网络芯片的数据流方法及系统，包括：步骤S1：针对卷积核稀疏度随输入变化的特点，设计适应稀疏度变化的串行计算的内层循环方案；步骤S2：针对卷积核稀疏度不同可能导致的计算单元间不同步的问题，设计并行计算的方案；步骤S3：为优化输入及输出缓存，设计串行计算的外层循环方案。本发明解决了卷积核稀疏度不同导致的部分硬件资源闲置的问题以及不同计算单元计算的卷积核稀疏度不同导致的计算单元间的同步问题。
-
公开(公告)号：CN111260048A
公开(公告)日：2020-06-09
申请号：CN202010038189.9
申请日：2020-01-14
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于忆阻器的神经网络加速器中激活函数的实现方法，包括：改造传统的CORDIC算法(改造后的算法称为RRAM-CORDIC算法)，使其适合于用忆阻器阵列来运算，然后改造忆阻器阵列电路，使其适合于执行RRAM-CORDIC算法，从而能够运算超越函数，从而能够运算激活函数。本发明的有益效果在于，通过RRAM-CORDIC算法可以实现各种基于RRAM的激活函数计算，可以根据对精度、运算速度和互连方式与所需要计算的激活函数的种类等需求进行选择，消除了实现超越函数的CMOS电路，可以用更多的计算资源交换矩阵向量乘，从而在RRAM中大大提高了运算效率。
-
公开(公告)号：CN110504995A
公开(公告)日：2019-11-26
申请号：CN201910589509.7
申请日：2019-07-02
Applicant: 上海交通大学
IPC: H04B7/0413
Abstract: 一种基于格基规约和K-Best的软输出MIMO检测方法，对MIMO系统的信道矩阵进行Cholesky分解和格基规约处理，同时变换接收向量。在格基域进行广度优先树搜索，规定子节点的展开方式。将树搜索得到的候选列表由格基域转换回星座点域，并将各路径按路径度量大小进行排序，计算各比特软信息以完成信号检测。本发明以较低的延迟、计算复杂度和存储需求，进一步缩小了检测算法与最优MIMO检测性能的差距。
-
公开(公告)号：CN109521993A
公开(公告)日：2019-03-26
申请号：CN201811299086.7
申请日：2018-11-02
Applicant: 上海交通大学
IPC: G06F7/505
Abstract: 本发明公开了一种基于忆阻器阵列潜流路径的加法器快速计算方法，包括如下步骤：1)进位潜流路径映射，预先计算RG，RD和RP的状态，确定不同位的进位计算途径；2)构造串行进位链，由于阵列结构无法形成进位传播路径，因此需要定制一条由RP控制的进位传播路径，以应对步骤1)中的RP；3)求和计算各比特位进位计算完成后，通过相应的逻辑实现并行完成所有位的求和计算。本发明基于忆阻器存储阵列的加法器设计，利用HSPICE，新型非易失存储器仿真工具NVSim对本设计进行测试，从计算性能，面积开销和功耗开销三方面都有显著提升。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.096 seconds)
