-
公开(公告)号：CN109521993A
公开(公告)日：2019-03-26
申请号：CN201811299086.7
申请日：2018-11-02
Applicant: 上海交通大学
IPC: G06F7/505
Abstract: 本发明公开了一种基于忆阻器阵列潜流路径的加法器快速计算方法，包括如下步骤：1)进位潜流路径映射，预先计算RG，RD和RP的状态，确定不同位的进位计算途径；2)构造串行进位链，由于阵列结构无法形成进位传播路径，因此需要定制一条由RP控制的进位传播路径，以应对步骤1)中的RP；3)求和计算各比特位进位计算完成后，通过相应的逻辑实现并行完成所有位的求和计算。本发明基于忆阻器存储阵列的加法器设计，利用HSPICE，新型非易失存储器仿真工具NVSim对本设计进行测试，从计算性能，面积开销和功耗开销三方面都有显著提升。
-
公开(公告)号：CN109521995B
公开(公告)日：2023-05-12
申请号：CN201811299080.X
申请日：2018-11-02
Applicant: 上海交通大学
Abstract: 本发明公开了一种内嵌于忆阻器阵列的逻辑运算装置的计算方法，利用反向连接的差分单元结构实现互补形式的输入表示，利用阵列本身在位线上的“线或”操作实现最大项；通过将敏感放大器输出的最大项取反得到最小项；引入运算单元CU完成最大项或最小项的合并；所述利用运算单元CU缓存迭代过程中产生的中间结果的方法为：复用传统存储阵列中的行缓冲，用于在运算过程中缓存迭代产生的中间结果。本发明通过差分单元结构及运算单元的引入，丰富了逻辑原语，使电路以“积之和/和之积”的方式进行运算，同时大幅减少写回操作，从而有效的提高的运算效率。
-
Patent Agency Ranking
公开(公告)号：CN109521993B
公开(公告)日：2022-07-01
申请号：CN201811299086.7
申请日：2018-11-02
Applicant: 上海交通大学
IPC: G06F7/505
Abstract: 本发明公开了一种基于忆阻器阵列潜流路径的加法器快速计算方法，包括如下步骤：1)进位潜流路径映射，预先计算RG，RD和RP的状态，确定不同位的进位计算途径；2)构造串行进位链，由于阵列结构无法形成进位传播路径，因此需要定制一条由RP控制的进位传播路径，以应对步骤1)中的RP；3)求和计算各比特位进位计算完成后，通过相应的逻辑实现并行完成所有位的求和计算。本发明基于忆阻器存储阵列的加法器设计，利用HSPICE，新型非易失存储器仿真工具NVSim对本设计进行测试，从计算性能，面积开销和功耗开销三方面都有显著提升。
-
公开(公告)号：CN113450863A
公开(公告)日：2021-09-28
申请号：CN202110776874.6
申请日：2021-07-09
Applicant: 上海交通大学
IPC: G11C29/00
Abstract: 本发明公开了一种对抗阻变对称存储器硬失效错误的方法，涉及基于新型材料的非易失存储器领域，其基于两种与数据存储方向无关的粒度，即最小的失效数据块粒度和RC块粒度，包括混合粒度重映射、失效字平移优化、重映射信息记录优化。混合粒度重映射和失效字平移优化数据恢复时的读次数被限制在最多两次，而借助重映射信息记录优化，存储空间的利用率被极大地提升。本发明可提高阻变对称存储器的使用寿命，增强存储器可靠性。
-
公开(公告)号：CN105808367A
公开(公告)日：2016-07-27
申请号：CN201610125319.6
申请日：2016-03-04
Applicant: 上海交通大学 , 北京微电子技术研究所
IPC: G06F11/07
CPC classification number: G06F11/0706
Abstract: 本发明公开了一种现场可编程门阵列软错误容错方法及结构，该方法包括：利用布线算法，找出现场可编程门阵列中源逻辑单元和目标逻辑单元之间的原始路径和备份路径，所述备份路径不同于所述原始路径且与所述原始路径具有相同逻辑配置；当所述原始路径或备份路径出现软错误时，控制所述原始路径或备份路径中出错线路也就是受害线的输出电平值；对所述原始路径和所述备份路径进行逻辑或运算，使目标逻辑单元获得正确的信号值。本发明在现有的布线资源中找出原始路径和备份路径，针对布线资源进行备份恢复，只需要增加占用资源很少的错误控制电路和错误恢复结构，即可实现现场可编程门阵列软错误容错，降低了容错结构中的资源开销，冗余结构少。
-
公开(公告)号：CN113450863B
公开(公告)日：2024-09-10
申请号：CN202110776874.6
申请日：2021-07-09
Applicant: 上海交通大学
IPC: G11C29/00
Abstract: 本发明公开了一种对抗阻变对称存储器硬失效错误的方法，涉及基于新型材料的非易失存储器领域，其基于两种与数据存储方向无关的粒度，即最小的失效数据块粒度和RC块粒度，包括混合粒度重映射、失效字平移优化、重映射信息记录优化。混合粒度重映射和失效字平移优化数据恢复时的读次数被限制在最多两次，而借助重映射信息记录优化，存储空间的利用率被极大地提升。本发明可提高阻变对称存储器的使用寿命，增强存储器可靠性。
-
公开(公告)号：CN109521995A
公开(公告)日：2019-03-26
申请号：CN201811299080.X
申请日：2018-11-02
Applicant: 上海交通大学
Abstract: 本发明公开了一种内嵌于忆阻器阵列的逻辑运算装置的计算方法，利用反向连接的差分单元结构实现互补形式的输入表示，利用阵列本身在位线上的“线或”操作实现最大项；通过将敏感放大器输出的最大项取反得到最小项；引入运算单元CU完成最大项或最小项的合并；所述利用运算单元CU缓存迭代过程中产生的中间结果的方法为：复用传统存储阵列中的行缓冲，用于在运算过程中缓存迭代产生的中间结果。本发明通过差分单元结构及运算单元的引入，丰富了逻辑原语，使电路以“积之和/和之积”的方式进行运算，同时大幅减少写回操作，从而有效的提高的运算效率。
-
-
-
-
-
-
Search Results
7
records
(took 0.015 seconds)
