-
公开(公告)号：CN113688703A
公开(公告)日：2021-11-23
申请号：CN202110924732.X
申请日：2021-08-12
Applicant: 上海交通大学 , 上海航天测控通信研究所
Abstract: 一种基于FPGA的低延时非极大值抑制方法与装置，省去现有各NMS算法均需要的整体排序步骤，降低启动延时，且其可通过灵活的参数配置满足不同的计算速度与精度要求。采用流水线架构，可与流水线架构的神经网络加速器兼容，缩短了目标检测算法整体延迟。
-
公开(公告)号：CN112488070A
公开(公告)日：2021-03-12
申请号：CN202011517057.0
申请日：2020-12-21
Applicant: 上海交通大学 , 上海航天测控通信研究所
Abstract: 一种面向遥感图像目标检测的神经网络压缩方法，包括基于深度学习框架对目标检测神经网络进行训练，得到基准网络模型和基准mAP指标；按照卷积层参数量大小顺序，逐层将传统卷积层拆分为一层深度卷积和一层逐点卷积两个参数量更小的卷积层，直至超过mAP指标损失阈值；进行基于TPE优化的自适应剪枝；对权重进行基于层的动态固定点量化，对输入特征图进行基于区域的动态固定点量化，进一步压缩网络模型，逐步降低量化位宽，直至mAP指标损失超过阈值。本发明能够自动对网络各层剪枝阈值进行调节，从而减少剪枝引起的性能损失；通过动态固定点量化，减少量化引起的性能损失；最终在遥感图像目标检测网络上达到25倍以上的压缩率，mAP指标损失不到1％。
-
公开(公告)号：CN113688703B
公开(公告)日：2023-11-03
申请号：CN202110924732.X
申请日：2021-08-12
Applicant: 上海交通大学 , 上海航天测控通信研究所
Abstract: 一种基于FPGA的低延时非极大值抑制方法与装置，省去现有各NMS算法均需要的整体排序步骤，降低启动延时，且其可通过灵活的参数配置满足不同的计算速度与精度要求。采用流水线架构，可与流水线架构的神经网络加速器兼容，缩短了目标检测算法整体延迟。
-
公开(公告)号：CN115081608B
公开(公告)日：2025-05-13
申请号：CN202210750313.3
申请日：2022-06-29
Applicant: 上海交通大学
Abstract: 本发明提供了一种基于自适应分配的神经网络加速器实现系统和方法，包括：模块M1：构建激活与权重双数据位加速器的整体架构，包括DRAM与数据加载模块、写回模块、片上缓存模块、有效项生成单元和计算阵列，以及各模块间的连接关系；模块M2：构建激活数据和权重数据有效项表达方式，以及根据该表达方式构建激活数据和权重数据有效项生成单元和移位累加运算单元；模块M3：确定计算阵列中的数据流组织方式，进行数据分组和同步，构建权重数据组合位有效项表达方式。本发明在对激活数据和权重数据进行有效位检测后，通过权重数据组合位有效项的表示方法，减少双数据位串行计算时的有效项个数，缩短了计算周期。
-
公开(公告)号：CN119917146A
公开(公告)日：2025-05-02
申请号：CN202510413019.7
申请日：2025-04-03
Applicant: 上海交通大学 , 上海航天计算机技术研究所
IPC: G06F8/65 , G06F8/71 , G06F11/3668
Abstract: 本发明提供一种卫星安全软件周期性维护和升级方法及系统，包括：步骤S1：配置星载模拟系统；步骤S2：卫星状态组件接收地面上注的遥控指令并进行响应，模拟卫星工作状态以及模拟卫星温度变化；步骤S3：接入认证组件对接入星载模拟系统的遥控指令进行检查，并通过随机密钥认证及循环冗余校验对遥控数据包进行验证；步骤S4：设置测试时间，定期进行安全软件的测试，测试结果汇总并更新至数据库，以评估安全软件是否正常工作；步骤S5：进行安全软件升级，升级成功后通过遥测信息通知地面并对升级后的安全软件进行测试，最终将升级后的软件映射到真实环境中。本发明能在升级的时候安全软件不会中断工作，能够保证卫星软件升级期间的安全性。
-
Patent Agency Ranking
公开(公告)号：CN115115044B
公开(公告)日：2025-04-11
申请号：CN202210789002.8
申请日：2022-07-06
Applicant: 上海交通大学
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明提供了一种基于通道融合的可配置稀疏卷积硬件加速方法和系统，包括：步骤1：获取所有非零的有效激活值数据与对应卷积核权重数据的偏移地址；步骤2：将有效激活值数据与对应卷积核权重数据的偏移地址进行存储，并将对应的有效值数据对依次进行乘累加操作；步骤3：在乘累加队列中设置数据选择器与数据分路器，将融合卷积核的数据结果重新解耦合至对应的输出通道进行累加；步骤4：对不同通道的数据进行重分配，将融合后的对应输出通道的数据重新送入融合前的输出通道的位置。本发明通过对稀疏卷积核进行通道融合预处理，使得各个融合后的输出通道间有效数据量尽可能平衡，从而带来了更高的硬件利用率与更高的稀疏卷积加速效率。
-
公开(公告)号：CN114047903B
公开(公告)日：2025-01-07
申请号：CN202111320846.X
申请日：2021-11-09
Applicant: 上海交通大学
Abstract: 本发明公开了一种应用在数据流驱动的可重构阵列的混合精度运算单元，涉及运算单元设计领域。本发明是一种支持混合精度，多种工作模式的运算单元，相比于现阶段已提出的运算单元，本发明面向通用计算密集型应用，设计了高能效的支持多规格、混合精度的定点运算单元，根据需求选择工作模式；基于本发明设计的低功耗、低开销的混合精度运算单元和合理的数据流调度方式，解决粗粒度可重构阵列固定规格计算单元面向神经网络应用的低精度运算模式时，计算单元资源利用率低和精度损失的问题，大幅提升可重构阵列面向神经网络应用的性能。
-
公开(公告)号：CN113450863B
公开(公告)日：2024-09-10
申请号：CN202110776874.6
申请日：2021-07-09
Applicant: 上海交通大学
IPC: G11C29/00
Abstract: 本发明公开了一种对抗阻变对称存储器硬失效错误的方法，涉及基于新型材料的非易失存储器领域，其基于两种与数据存储方向无关的粒度，即最小的失效数据块粒度和RC块粒度，包括混合粒度重映射、失效字平移优化、重映射信息记录优化。混合粒度重映射和失效字平移优化数据恢复时的读次数被限制在最多两次，而借助重映射信息记录优化，存储空间的利用率被极大地提升。本发明可提高阻变对称存储器的使用寿命，增强存储器可靠性。
-
公开(公告)号：CN118569167A
公开(公告)日：2024-08-30
申请号：CN202410680482.3
申请日：2024-05-29
Applicant: 上海交通大学
IPC: G06F30/3308 , G06F30/392 , G06F30/337 , G06F113/18
Abstract: 本发明提供一种面对面堆叠芯片结构的供电网络模型设计方法及系统，包括：设计芯片的堆叠结构；根据芯片内的硅通孔TSV布局位置，将顶层逻辑芯片和底层存储芯片的供电结构进行划分；根据顶层金属层间距确定供电网络的划分粒度，将供电网络以供电基本单元模型为最小颗粒进行分解，同时剖析每类基本单元模型内部的组成结构；对各类供电基本单元模型以RLC网络的形式进行电路建模，对供电基本单元模型内部的无源组件进行寄生参数提取，抽取基本单元模型内的去耦电容容值及有源负载电流；将多个分布式供电基本单元模型进行级联，完成三维供电网络分布式模型设计。本发明能够快速精准地模拟处理器‑存储器堆叠芯片内部的供电网络结构。
-
公开(公告)号：CN118568046A
公开(公告)日：2024-08-30
申请号：CN202410624500.6
申请日：2024-05-20
Applicant: 上海交通大学
IPC: G06F15/78 , G06F15/163 , G06F13/28 , H10B80/00
Abstract: 本发明提供了一种三维粗粒度可重构计算阵列芯片，芯片至少包含上层粗粒度可重构计算层芯片和多层存储层芯片，上层计算芯片包含用于启动系统的RISC‑V核、用于控制DDR中数据搬运的DDRMC、用于完成定点数据计算的定点计算阵列、用于完成浮点数据计算的浮点计算阵列；RISC‑V核包含多级总线系统，为计算阵列提供控制及片上存储支持，控制核及配置单元通过总线完成与计算阵列的交互；计算阵列包含若干计算单元和配置单元以保证计算的流水线执行；存储层芯片包含计算阵列相连接的SRAM存储阵列，上层芯片的计算模块和下层芯片的存储模块之间的访存通路通过一个包括DRAM、片上存储管理模块和访存单元的三级存储系统实现。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.053 seconds)
