公开(公告)号：CN110008052B

公开(公告)日：2024-09-24

申请号：CN201811532740.4

申请日：2018-12-14

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 梁景喆 ,  赵诚慧 ,  黄映竣 ,  孔骏镇 ,  孙弘乐 ,  申东旻 ,  李起准

IPC: G06F11/10

Abstract: 一种纠错装置包括低密度奇偶校验(LDPC)解码器和自适应解码控制器。LDPC解码器通过使用解码参数来对数据迭代地执行LDPC解码。自适应解码控制器根据LDPC解码的结果来计算错误率并且根据错误率来调整解码参数。

公开(公告)号：CN112951313B

公开(公告)日：2024-08-13

申请号：CN202011457064.6

申请日：2020-12-11

Applicant: 三星电子株式会社

Inventor： 郭熙烈 ,  张宰薰 ,  孙弘乐 ,  申东旻 ,  柳根荣 ,  李冈石 ,  韩泫昇

IPC: G11C29/42

Abstract: 一种包括高级别解码器和低级别解码器的存储控制器的操作方法，所述方法包括生成作为对从非易失性存储器设备读取的初始数据进行解码的结果的第一数据，以及指示第一数据的错误级别的第一校正子权重。当第一校正子权重是特定值时，第一数据被输出到主机。当第一校正子权重超过参考值时，选择具有第一纠错能力的高级别解码器来解码第一数据，并且当第一校正子权重等于或小于参考值时，选择具有低于第一纠错能力的第二纠错能力的低级别解码器来解码第一数据。

公开(公告)号：CN109714062B

公开(公告)日：2024-05-14

申请号：CN201811247776.8

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 张宰薰 ,  申东旻 ,  郑宪华 ,  孔骏镇 ,  孙弘乐 ,  林世镇

IPC: H03M13/37

Abstract: 提供了包括主存储器、标志存储器和解码逻辑器件的解码器。标志存储器被配置为存储标志数据，并且解码逻辑器件被配置为执行迭代。此外，解码逻辑器件被配置为：使用第一数据执行第i次操作，其中，i是自然数，对第二数据进行标志编码，第二数据是通过对第一数据执行第i次操作所获得的结果，如果标志编码成功，则将通过对第二数据执行标志编码所获得的结果作为第一标志数据存储在标志存储器中，并且如果标志编码失败，则将与第二数据的第一标志数据不同的预定第二标志数据存储在标志存储器中。

公开(公告)号：CN117955506A

公开(公告)日：2024-04-30

申请号：CN202311401127.X

申请日：2023-10-26

Applicant: 三星电子株式会社

Inventor： 姜淳荣 ,  吉庸成 ,  金宰弘 ,  孙弘乐

IPC: H03M13/11 ,  G06F3/06

Abstract: 提供了一种ECC解码器、存储控制器和存储系统。所述存储控制器包括：处理器，所述处理器具有位于其中的解码模式确定电路，所述解码模式确定电路被配置为：(i)接收关于存储器件的寿命或保持的信息，以及(ii)基于所接收的信息，将第一操作模式和第二操作模式中的一者确定为操作模式。所述处理器被配置为向存储器件传送用于在单次读取的时间段期间获得硬判决(HD)数据和第一条SD数据的粗略软判决(SD)读取命令，或者用于从多次读取获得第二条SD数据的精细SD读取命令。

公开(公告)号：CN117856800A

公开(公告)日：2024-04-09

申请号：CN202311222753.2

申请日：2023-09-20

Applicant: 三星电子株式会社

Inventor： 梁大烈 ,  全甫晥 ,  孙弘乐 ,  柳根荣 ,  黄映竣

IPC: H03M13/11

Abstract: 提供广义LDPC编码器、广义LDPC编码方法和存储装置。G‑LDPC编码器包括：多个广义约束(GC)编码器，基于具有准循环(QC)结构的GC码并行执行多个GC编码操作，GC码包括信息变量节点、内部奇偶校验变量节点和执行多个条件校验的超级校验节点，每个GC编码器包括执行GC编码操作的多个第一逻辑电路；以及LDPC编码器，基于具有QC结构的LDPC码执行LDPC编码操作，LDPC编码器包括执行单奇偶校验的多个单校验节点，每个GC编码器通过仅启用所述多个第一逻辑电路的一部分来确定内部奇偶校验位的一部分的奇偶校验位，LDPC编码器通过组合奇偶校验位来获得内部奇偶校验位，通过执行LDPC编码操作来确定外部奇偶校验位，并且输出信息位、内部奇偶校验位和外部奇偶校验位作为码字。

公开(公告)号：CN112910470B

公开(公告)日：2024-01-02

申请号：CN202010892707.3

申请日：2020-08-31

Applicant: 三星电子株式会社

Inventor： 李冈䄷 ,  申东旻 ,  柳根荣 ,  全甫晥 ,  郭熙烈 ,  孙弘乐

IPC: H03M13/11

Abstract: 公开了纠错电路以及用于操作纠错电路的方法。所述纠错电路包括：存储器，被配置为存储至少一个解码参数；低密度奇偶校验(LDPC)解码器，包括存储数据的一个比特的第一变量节点，从存储器接收所述至少一个解码参数，基于所述至少一个解码参数确定第一变量节点的度数，基于第一变量节点的度数决定所述一个比特的解码所需的解码规则，并且基于LDPC解码器的解码结果输出纠正后的数据。

公开(公告)号：CN116633520A

公开(公告)日：2023-08-22

申请号：CN202310088466.0

申请日：2023-02-09

Applicant: 三星电子株式会社 ,  首尔大学校产学协力团

Inventor： 孙弘乐 ,  金相杓 ,  金钟慜 ,  安廷镐 ,  罗韩星 ,  文永植 ,  申峻昊

IPC: H04L9/00 ,  H04L9/06 ,  G06F17/10

Abstract: 公开了同态加密操作加速器以及同态加密操作加速器的操作方法。所述同态加密操作加速器的操作方法包括：对第一同态密文和第二同态密文中的每一者执行数论变换(NTT)运算；以及通过使用所述NTT运算的第一值将部分和相加来执行基数转换运算。

公开(公告)号：CN110085275B

公开(公告)日：2023-07-25

申请号：CN201910211592.4

申请日：2013-10-25

Applicant: 三星电子株式会社

Inventor： 金广勋 ,  孔骏镇 ,  薛昶圭 ,  孙弘乐

IPC: G11C16/34 ,  G11C16/06 ,  G11C16/26

Abstract: 提供了一种存储系统及其读取方法，所述存储系统包括：比特计数器和回归分析器。比特计数器被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目。回归分析器被配置为使用回归分析而基于所述多个计数值来为所选择的存储单元确定读取电压。

公开(公告)号：CN115733648A

公开(公告)日：2023-03-03

申请号：CN202210866899.X

申请日：2022-07-22

Applicant: 三星电子株式会社

Inventor： 张宰薰 ,  金志烨 ,  罗韩星 ,  罗渶锡 ,  徐万根 ,  孙弘乐 ,  林世镇

IPC: H04L9/40

Abstract: 提供了一种存储器装置和一种用于该存储器装置的数据加密/解密的方法。所述存储器装置包括：输入单元，其被配置为接收明文文本，并且输出明文块和CTS明文块；多核单元，其包括多个加密/解密核，多个加密/解密核被配置为将从输入单元提供的明文块中的每一个加密，并且根据加密/解密核控制单元的控制输出密码块；CTS核单元，其包括CTS核，CTS核被配置为将从输入单元提供的CTS明文块加密成CTS密码块；以及输出单元，其被配置为接收密码块和CTS密码块，并且输出密码文本。基于明文文本通过CTS计算来生成CTS明文块。

公开(公告)号：CN112837738A

公开(公告)日：2021-05-25

申请号：CN202010839192.0

申请日：2020-08-19

Applicant: 三星电子株式会社

Inventor： 薛昶圭 ,  邵惠晶 ,  鲁官宇 ,  孙弘乐 ,  尹弼相

IPC: G11C29/42 ,  G11C16/04 ,  G06F11/10

Abstract: 提供了控制非易失性存储器件的操作的方法、用于执行该方法的数据转换器以及存储系统。信道选择信息指示输入数据的数据位的位置、用于纠正所述输入数据中的错误的纠错码(ECC)奇偶校验位的位置以及状态整形奇偶校验位的位置。生成所述ECC奇偶校验位和所述状态整形奇偶校验位，以使得所述多个存储单元中的在其中编程了多个状态当中的至少一个目标状态的存储单元的数量减少。通过基于所述信道选择信息排列所述输入数据的所述数据位、所述ECC奇偶校验位和所述状态整形奇偶校验位，来生成对齐向量。基于针对所述对齐向量同时执行状态整形和ECC编码来生成码字。基于所述码字将写入数据写入所述非易失性存储器件中。