公开(公告)号：CN103778958A

公开(公告)日：2014-05-07

申请号：CN201310487893.2

申请日：2013-10-17

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 申东旻 ,  梁景喆 ,  任胜灿 ,  李起准 ,  孔骏镇

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G06F12/00 ,  H03M13/1111 ,  H03M13/1191 ,  H03M13/13 ,  H03M13/6362 ,  H04L1/0009

Abstract: 一种控制器的操作方法包括：选择码字的要打孔的位；根据要打孔的位的位置和生成矩阵计算单元的结构，检测输入字的无用位的位置；重新冻结输入字以便使冻结位和输入字的无用位重叠；通过根据重新冻结结果用冻结位取代信息字位来生成输入字位；通过对输入字位进行生成矩阵计算来生成码字；通过根据要打孔的位的位置对码字打孔来生成输出位；以及将输出位发送给非易失性存储器件。

公开(公告)号：CN103778958B

公开(公告)日：2018-12-11

申请号：CN201310487893.2

申请日：2013-10-17

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 申东旻 ,  梁景喆 ,  任胜灿 ,  李起准 ,  孔骏镇

IPC: G11C16/02 ,  G11C16/06

CPC classification number: G06F12/00 ,  H03M13/1111 ,  H03M13/1191 ,  H03M13/13 ,  H03M13/6362 ,  H04L1/0009

Abstract: 一种控制器的操作方法包括：选择码字的要打孔的位；根据要打孔的位的位置和生成矩阵计算单元的结构，检测输入字的无用位的位置；重新冻结输入字以便使冻结位和输入字的无用位重叠；通过根据重新冻结结果用冻结位取代信息字位来生成输入字位；通过对输入字位进行生成矩阵计算来生成码字；通过根据要打孔的位的位置对码字打孔来生成输出位；以及将输出位发送给非易失性存储器件。

公开(公告)号：CN103377694A

公开(公告)日：2013-10-30

申请号：CN201310136844.4

申请日：2013-04-19

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 李起准 ,  申东旻 ,  梁景喆 ,  任胜灿 ,  孔骏镇 ,  李明奎

IPC: G11C11/4063

CPC classification number: G06F11/1068 ,  G06F11/1072 ,  G11C7/1006 ,  G11C11/5628 ,  G11C16/0483 ,  G11C29/56004 ,  G11C29/56008 ,  G11C2211/5641 ,  H03M13/13

Abstract: 非易失性存储设备控制器的操作方法包括：通过信息位的极性编码产生码字；读取映射图案；通过映射图案的重复产生重复映射图案；以及基于所述重复映射图案将码字的每一位映射到非易失性存储设备的多位数据的特定位上。

公开(公告)号：CN110008052B

公开(公告)日：2024-09-24

申请号：CN201811532740.4

申请日：2018-12-14

Applicant: 三星电子株式会社 ,  浦项工科大学校产学协力团

Inventor： 梁景喆 ,  赵诚慧 ,  黄映竣 ,  孔骏镇 ,  孙弘乐 ,  申东旻 ,  李起准

IPC: G06F11/10

Abstract: 一种纠错装置包括低密度奇偶校验(LDPC)解码器和自适应解码控制器。LDPC解码器通过使用解码参数来对数据迭代地执行LDPC解码。自适应解码控制器根据LDPC解码的结果来计算错误率并且根据错误率来调整解码参数。

公开(公告)号：CN119781732A

公开(公告)日：2025-04-08

申请号：CN202411352504.X

申请日：2024-09-26

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 张宰薰 ,  孙弘乐 ,  申东旻 ,  尹钟轮 ,  林智训 ,  田仑澔 ,  李桐洙 ,  权世重 ,  金炳旭 ,  朴培盛

IPC: G06F7/523 ,  G06F7/50 ,  G06F17/16 ,  G06N3/063

Abstract: 至少一个实施例提供了一种计算设备，包括：控制器，其接收第一数据类型的第一输入数据和不同于第一数据类型的第二数据类型的第二输入数据，并且基于第一输入数据和第二输入数据的位数来输出表示第一数据类型的第一信号、表示第二数据类型的第二信号和时钟信号；以及计算电路，其基于第一信号、第二信号和时钟信号来执行第一输入数据和第二输入数据的乘法计算，并且产生输出数据。

公开(公告)号：CN119690378A

公开(公告)日：2025-03-25

申请号：CN202411285452.9

申请日：2024-09-13

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 张宰薰 ,  孙弘乐 ,  申东旻 ,  尹钟轮 ,  田仑澔 ,  权世重 ,  金炳旭 ,  朴培盛 ,  徐万根 ,  安秉民 ,  李桐洙

IPC: G06F7/485

Abstract: 公开了一种对多个数据执行累加运算的加速器，每个数据是浮点类型。一种操作加速器的方法，包括：加载第一数据；找到第一指数，该第一指数是第一数据的指数中的最大值；通过基于第一指数对第一数据的第一尾数执行移位来生成对齐的第一尾数，并且通过对对齐的第一尾数进行累加运算来生成第一累加值；加载第二数据；找到第二指数，该第二指数是第二数据的指数中的最大值；以及通过对第一累加值进行移位来生成第一对齐累加值，通过对第二数据的第二尾数进行移位来生成对齐的第二尾数，并且通过对对齐的第二尾数和第一对齐累加值进行累加运算来生成第二累加值。

公开(公告)号：CN111290705B

公开(公告)日：2023-11-14

申请号：CN201911239438.4

申请日：2019-12-06

Applicant: 三星电子株式会社

Inventor： 申东旻 ,  孙弘乐

IPC: G06F3/06 ,  G06F11/10

Abstract: 一种存储器系统包括：存储器器件；包括了第一接口、第二接口以及具有第一纠错码(ECC)引擎的第一数据处理器的存储器控制器；以及包括了被连接到第一接口的第三接口、被连接到第二接口的第四接口、被连接到外部主机的第五接口和具有第二ECC引擎的第二数据处理器的现场可编程门阵列(FPGA)。存储器控制器可以配置正常写入操作路径或高度可靠的写入操作路径。

公开(公告)号：CN107507648B

公开(公告)日：2023-06-09

申请号：CN201710216669.8

申请日：2017-04-05

Applicant: 三星电子株式会社

Inventor： 申东旻 ,  慎钒揆 ,  郑宪华 ,  孔骏镇 ,  孙弘乐 ,  宋英杰 ,  林世镇

IPC: G11C29/42

Abstract: 一种操作解码器以及操作包括该解码器的数据存储装置的方法。一种操作具有变量节点和校验节点的解码器的方法，包括从使用所述校验节点中的第一校验节点的所述变量节点接收变量到校验(V2C)消息。对所述V2C消息中具有特定幅值的消息的数量进行计数。基于所述计数值和所述变量节点中的第一变量节点的V2C消息的幅值来确定将被发送到第一变量节点的校验到变量(C2V)消息的幅值。

公开(公告)号：CN107643958B

公开(公告)日：2022-11-08

申请号：CN201710544300.X

申请日：2017-06-30

Applicant: 三星电子株式会社

Inventor： 李明奎 ,  柳根荣 ,  申东旻 ,  金钟河 ,  孔骏镇 ,  慎钒揆 ,  金志烨

IPC: G06F11/10

Abstract: 一种恢复数据的方法和系统，包括：当针对目标码字的解码器输入的错误校正码(ECC)解码处理已经失败时，从存储器设备读取与目标码字具有码相关的参考码字。基于使用目标码字和参考码字的操作处理来生成校正的目标码字的解码器输入。再次对校正的目标码字的解码器输入执行ECC解码处理。

公开(公告)号：CN114596910A

公开(公告)日：2022-06-07

申请号：CN202111344231.0

申请日：2021-11-12

Applicant: 三星电子株式会社

Inventor： 李岗祏 ,  柳根荣 ,  郭熙烈 ,  孙弘乐 ,  申东旻 ,  李伟稙 ,  全甫晥 ,  黄映竣

IPC: G11C29/42

Abstract: 一种响应来自主机的读取请求的方法包括：从存储器件获得读取数据；对读取数据执行第一迭代ECC解码以生成多条解码数据；选择多条解码数据中的一条解码数据作为中间数据；当第一迭代ECC解码失败时，基于读取数据和中间数据生成预处理数据，并对预处理数据执行第二迭代ECC解码；以及当第一迭代ECC解码成功时，向主机输出中间数据。