-
公开(公告)号：CN112748876A
公开(公告)日：2021-05-04
申请号：CN202011179725.3
申请日：2020-10-29
Applicant: 三星电子株式会社
Abstract: 提供了存储装置、存储控制器和操作神经处理器的方法。所述存储装置包括：接口电路，被配置为从主机接收应用信息；现场可编程门阵列(FPGA)；神经处理器(NPU)；和中央处理器(CPU)，被配置为：使用应用信息从存储在存储器中的多个硬件镜像之中选择硬件镜像，并且使用选择的硬件镜像来重新配置FPGA。NPU被配置为使用重新配置的FPGA执行操作。
-
公开(公告)号：CN109036488B
公开(公告)日：2023-07-25
申请号：CN201810230803.4
申请日：2018-03-20
Applicant: 三星电子株式会社
Abstract: 本发明提供一种存储器控制器、一种操作该存储器控制器的方法以及一种存储器系统。该操作存储器控制器的方法包括：基于与处于擦除状态的多个存储单元有关的擦除状态信息，将处于擦除状态的多个存储单元分类成多个组；为多个组中的至少一个组中包括的存储单元中的至少一些存储单元设置至少一种目标编程状态；以及将已经设置了至少一种目标编程状态的至少一些存储单元编程为多种编程状态中除了目标编程状态之外的编程状态。
-
公开(公告)号：CN107039072B
公开(公告)日：2021-02-02
申请号：CN201611115475.0
申请日：2016-12-07
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器设备，包括：存储单元阵列，包括多个存储单元；行译码器电路，通过多个字线连接到存储单元阵列；以及页面缓冲器电路，通过位线连接到存储单元阵列。在读操作期间，行译码器电路向所选择的字线施加读电压。在关于连接到所选择的字线的存储单元的N个逻辑页面(N为正整数)中的每个所执行的读操作期间，行译码器电路向所选择的字线施加邻近的N个读电压当中的一读电压，而不向所选择的字线施加邻近的N个读电压当中的其他读电压。邻近的N个读电压包括读电压当中的第二高的读电压。
-
公开(公告)号：CN115086120A
公开(公告)日：2022-09-20
申请号：CN202210240107.8
申请日：2022-03-10
Applicant: 三星电子株式会社
Abstract: 提供了编码和解码设备和用于实施多模编码的方法。设备包括连接至数据总线的发送器和接收器。当数据突发由发送器被转换为各自包括多个符号的码字和/或由接收器接收的码字被恢复为数据突发时，使用其中在多个符号之间不发生最大过渡(MT)事件的最大过渡避免(MTA)码字映射和与多个符号的最小功耗相关的最小DC电流(MDC)码字映射。
-
Patent Agency Ranking
公开(公告)号：CN107039072A
公开(公告)日：2017-08-11
申请号：CN201611115475.0
申请日：2016-12-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/14 , G11C11/5628 , G11C11/5635 , G11C16/0466 , G11C16/08 , G11C16/10 , G11C16/26 , G11C16/3459 , G11C2211/5621 , G11C2211/5642 , G11C2211/5648 , G11C16/0475 , G11C16/107 , G11C29/12 , G11C2029/1202 , G11C2029/1204
Abstract: 一种非易失性存储器设备，包括：存储单元阵列，包括多个存储单元；行译码器电路，通过多个字线连接到存储单元阵列；以及页面缓冲器电路，通过位线连接到存储单元阵列。在读操作期间，行译码器电路向所选择的字线施加读电压。在关于连接到所选择的字线的存储单元的N个逻辑页面(N为正整数)中的每个所执行的读操作期间，行译码器电路向所选择的字线施加邻近的N个读电压当中的一读电压，而不向所选择的字线施加邻近的N个读电压当中的其他读电压。邻近的N个读电压包括读电压当中的第二高的读电压。
-
公开(公告)号：CN115080475A
公开(公告)日：2022-09-20
申请号：CN202210119251.6
申请日：2022-02-08
Applicant: 三星电子株式会社
Abstract: 提供一种用于编码和解码的装置和方法，以实现具有最小开销的最大转换避免编码。示例性装置通过使用表示数据突发中的一些比特值与符号之间的相关性的子块查找表、基于数据突发的其余比特值选择性地将子块查找表互连的组合查找表、以及指定与接收的码字中的每一个的符号对应的子块查找表的码字解码查找表，来执行编码和/或解码。
-
公开(公告)号：CN112837738A
公开(公告)日：2021-05-25
申请号：CN202010839192.0
申请日：2020-08-19
Applicant: 三星电子株式会社
Abstract: 提供了控制非易失性存储器件的操作的方法、用于执行该方法的数据转换器以及存储系统。信道选择信息指示输入数据的数据位的位置、用于纠正所述输入数据中的错误的纠错码(ECC)奇偶校验位的位置以及状态整形奇偶校验位的位置。生成所述ECC奇偶校验位和所述状态整形奇偶校验位，以使得所述多个存储单元中的在其中编程了多个状态当中的至少一个目标状态的存储单元的数量减少。通过基于所述信道选择信息排列所述输入数据的所述数据位、所述ECC奇偶校验位和所述状态整形奇偶校验位，来生成对齐向量。基于针对所述对齐向量同时执行状态整形和ECC编码来生成码字。基于所述码字将写入数据写入所述非易失性存储器件中。
-
公开(公告)号：CN112820339A
公开(公告)日：2021-05-18
申请号：CN202011224896.3
申请日：2020-11-05
Applicant: 三星电子株式会社
IPC: G11C16/10 , G11C29/42 , G11C16/34 , G11C16/16 , G11C7/18 , G11C8/14 , G06F12/0882 , G06F3/06 , G06N3/04 , G06N3/063 , G06N3/08
Abstract: 提供人工智能存储设备和包括该存储设备的存储系统。所述存储系统包括主机设备和存储设备。所述主机设备提供用于数据存储功能的第一输入数据和用于人工智能(AI)功能的第二输入数据。所述存储设备存储来自所述主机设备的所述第一输入数据，并且基于所述第二输入数据执行AI计算以生成计算结果数据。所述存储设备包括第一处理器、第一非易失性存储器、第二处理器和第二非易失性存储器。所述第一处理器控制所述存储设备的操作。所述第一非易失性存储器存储所述第一输入数据。所述第二处理器执行所述AI计算，并且与所述第一处理器区分开。所述第二非易失性存储器存储与所述AI计算相关联的权重数据，并且与所述第一非易失性存储器区分开。
-
公开(公告)号：CN109036488A
公开(公告)日：2018-12-18
申请号：CN201810230803.4
申请日：2018-03-20
Applicant: 三星电子株式会社
Abstract: 本发明提供一种存储器控制器、一种操作该存储器控制器的方法以及一种存储器系统。该操作存储器控制器的方法包括：基于与处于擦除状态的多个存储单元有关的擦除状态信息，将处于擦除状态的多个存储单元分类成多个组；为多个组中的至少一个组中包括的存储单元中的至少一些存储单元设置至少一种目标编程状态；以及将已经设置了至少一种目标编程状态的至少一些存储单元编程为多种编程状态中除了目标编程状态之外的编程状态。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.022 seconds)
