存储控制器、存储系统及操作存储控制器的方法

    公开(公告)号:CN113138948A

    公开(公告)日:2021-07-20

    申请号:CN202011343822.1

    申请日:2020-11-25

    Abstract: 提供了存储控制器、存储系统及操作存储控制器的方法。所述存储控制器包括并行输入通道、错误估计单元、判决单元、纠错单元和选择单元,所述并行输入通道被配置为用于同时从基本冗余存储器接收多个数据。所述错误估计单元通过估计所述多个数据的错误水平来生成错误信息。所述判决单元对所述多个数据执行逻辑运算以生成运算数据。所述纠错单元通过纠正所述运算数据的错误来生成纠错数据。所述选择单元基于所述错误信息选择所述运算数据和所述纠错数据之一。

    存储控制器、存储系统及操作存储控制器的方法

    公开(公告)号:CN113138948B

    公开(公告)日:2024-10-01

    申请号:CN202011343822.1

    申请日:2020-11-25

    Abstract: 提供了存储控制器、存储系统及操作存储控制器的方法。所述存储控制器包括并行输入通道、错误估计单元、判决单元、纠错单元和选择单元,所述并行输入通道被配置为用于同时从基本冗余存储器接收多个数据。所述错误估计单元通过估计所述多个数据的错误水平来生成错误信息。所述判决单元对所述多个数据执行逻辑运算以生成运算数据。所述纠错单元通过纠正所述运算数据的错误来生成纠错数据。所述选择单元基于所述错误信息选择所述运算数据和所述纠错数据之一。

    同态加密运算器、包括其的存储装置及其级别配置方法

    公开(公告)号:CN117640054A

    公开(公告)日:2024-03-01

    申请号:CN202310695548.1

    申请日:2023-06-13

    Abstract: 提供了同态加密运算器、包括其的存储装置及其级别配置方法。同态加密运算器包括:级别配置单元,其被配置为通过根据用于同态加密运算的乘法的比例因子条件和增大或减小连续选择的素数的增大/减小条件选择不同值的多个素数来设定加密级别;以及模乘运算器,其被配置为使用所选多个素数来执行轻量级模乘,其中,级别配置单元包括:级别构造器,其被配置为基于比例因子条件和增大/减小条件来选择数分别具有所选Hamming权重的素数集,并且其中,级别配置单元还被配置为使用素数表以加密级别配置所选素数集。

    存储装置、存储装置控制器及其操作方法

    公开(公告)号:CN116264094A

    公开(公告)日:2023-06-16

    申请号:CN202211327972.2

    申请日:2022-10-27

    Abstract: 提供了存储装置、存储装置控制器及其操作方法。一种操作存储装置控制器的方法,包括:接收原始数据,所述原始数据指示一系列位,每一个所述位对应于阈值电压状态之一;执行用于减小所述一系列位中的第一目标位的数量的第一状态整形,在多个页的第一页中,所述第一目标位的逻辑值等于所述阈值电压状态的目标阈值电压状态逻辑值;基于所述第一状态整形生成指示所述第一目标位的第一指示数据;压缩所述第一指示数据;并且存储压缩的第一指示数据。

    同态运算加速器和包括其的同态运算执行装置

    公开(公告)号:CN114422102A

    公开(公告)日:2022-04-29

    申请号:CN202111171844.9

    申请日:2021-10-08

    Abstract: 一种同态运算加速器,包括:多个电路和同态运算管理电路。多个电路可以执行同态运算。同态运算管理电路可以从外部装置接收密文数据、同态加密信息和同态运算信息。同态运算管理电路可以基于同态加密信息和同态运算信息激活或去激活施加到多个电路的多个使能信号中的每一个。同态运算管理电路可以基于多个使能信号激活或去激活多个电路中的每一个。同态加密信息可以与用于生成密文数据的同态加密算法相关联。同态运算信息可以与将对密文数据执行的同态运算相关联。

    执行高效纠错码译码的存储器控制器和包括其的存储装置

    公开(公告)号:CN119296626A

    公开(公告)日:2025-01-10

    申请号:CN202410633521.4

    申请日:2024-05-21

    Abstract: 提供了执行高效纠错码译码的存储器控制器和包括其的存储装置。所述存储器控制器包括:数据格式化器,接收第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据,并且对第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据执行格式化操作;以及纠错码(ECC)电路,从数据格式化器接收第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据,并且通过ECC译码处理来纠正第一页上的错误,其中,数据格式化器执行格式化操作,使得第一硬判决数据至第N硬判决数据以及第一软判决数据至第N软判决数据以与从存储器装置接收它们的顺序不同的顺序被提供到ECC电路。

    存储器装置和用于该存储器装置的数据加密/解密的方法

    公开(公告)号:CN115733648A

    公开(公告)日:2023-03-03

    申请号:CN202210866899.X

    申请日:2022-07-22

    Abstract: 提供了一种存储器装置和一种用于该存储器装置的数据加密/解密的方法。所述存储器装置包括:输入单元,其被配置为接收明文文本,并且输出明文块和CTS明文块;多核单元,其包括多个加密/解密核,多个加密/解密核被配置为将从输入单元提供的明文块中的每一个加密,并且根据加密/解密核控制单元的控制输出密码块;CTS核单元,其包括CTS核,CTS核被配置为将从输入单元提供的CTS明文块加密成CTS密码块;以及输出单元,其被配置为接收密码块和CTS密码块,并且输出密码文本。基于明文文本通过CTS计算来生成CTS明文块。

Patent Agency Ranking