-
公开(公告)号：CN101329914A
公开(公告)日：2008-12-24
申请号：CN200810110170.X
申请日：2008-06-13
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C11/5642 , G11C2211/5641 , G11C2211/5646
Abstract: 本发明提供了一种具有可存储指示被写到多个存储单元的数据位的数目的信息的块状态确认单元的半导体装置、一种基于被写入的数据位的数目读取存储器数据的方法和/或一种存储指示被写入的数据位的数目的信息的存储器编程方法。该半导体装置可包括控制器和一个或多个存储块。每个存储块可包括块状态确认单元和多个存储单元，块状态确认单元存储指示被写到存储单元的数据位的数目的信息，每个存储单元存储数据。控制器可基于块状态确认单元中的信息中指示的数据位的数目来从存储块读取该数据位。
-
公开(公告)号：CN101118293A
公开(公告)日：2008-02-06
申请号：CN200710149419.3
申请日：2007-08-06
Applicant: 三星电子株式会社
IPC: G02B5/02 , G02F1/13357
CPC classification number: G02B5/0278 , G02B5/021 , G02B5/0215 , G02B5/0242 , G02F1/133382 , G02F1/133606 , G02F2201/36
Abstract: 一种混合散射板包括多个彼此面对并且散射光线的亚散射板、具有比该亚散射板更低的导热率并且分别置于每对相邻亚散射板之间的绝热层，以及沿边缘施加到每对相邻的亚散射板之间而将亚散射板彼此粘合的密封剂。
-
公开(公告)号：CN1828471A
公开(公告)日：2006-09-06
申请号：CN200510048896.1
申请日：2005-11-15
Applicant: 三星电子株式会社
Abstract: 一种偏流发生电路，其产生可靠并且恒定的偏流，而不管所施功率、过程以及温度的变化。在一个实施例中，该偏流发生器采用PTAT电流发生器和IPTAT电流发生器产生偏流，该PTAT电流发生器和IPTAT电流发生器包括例如晶体管的专用有源电路元件。未采用例如电阻器的无源元件。所产生的偏流基本为该器件的电流路径的晶体管的各个宽长比的函数。以这种方式，所得的生成的偏压电流极大地降低了对所施功率、过程以及温度变化的敏感度。
-
公开(公告)号：CN120035120A
公开(公告)日：2025-05-23
申请号：CN202410785296.6
申请日：2024-06-18
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 一种半导体器件可以包括：第一下有源接触部；第一源/漏图案，在第一下有源接触部上；第二下有源接触部；第二源/漏图案，在第二下有源接触部上；下导电层，电连接到第一下有源接触部和第二下有源接触部；第三源/漏图案和第四源/漏图案，在第一源/漏图案与第二源/漏图案之间；第一上有源接触部，在第三源/漏图案上；第二上有源接触部，在第四源/漏图案上；以及上导线，电连接到第一上有源接触部和第二上有源接触部。第一源/漏图案至第四源/漏图案、第一下有源接触部和第二下有源接触部、以及第一上有源接触部和第二上有源接触部可以设置在下导电层与上导线之间。
-
公开(公告)号：CN118829188A
公开(公告)日：2024-10-22
申请号：CN202311690427.4
申请日：2023-12-11
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 一种半导体存储器装置，包括：衬底，其具有彼此相对的第一表面和第二表面；下有源区，其在第一表面上并包括第一下栅电极和第一下有源接触件；上有源区，其在下有源区上并包括第一上栅电极和与第一下有源接触件的至少一部分竖直地重叠的第一上有源接触件；第一连接结构，其将第一上有源接触件竖直地连接到第一下有源接触件；第一金属层，其在第一表面上；以及背侧金属层，其在第二表面上。第一上栅电极和第一下栅电极连接并形成第一栅电极。第一金属层包括将第一栅电极电连接到第一上有源接触件的第一节点线。
-
Patent Agency Ranking
公开(公告)号：CN109427778B
公开(公告)日：2024-03-29
申请号：CN201810993514.X
申请日：2018-08-29
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提供了半导体器件。一种半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，平行于第一鳍型图案；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案可以包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。第一侧壁可以包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面。第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。
-
公开(公告)号：CN117500264A
公开(公告)日：2024-02-02
申请号：CN202310941325.9
申请日：2023-07-28
Applicant: 三星电子株式会社
IPC: H10B10/00
Abstract: 一种半导体装置包括：衬底；SRAM单元，其包括衬底上的通过栅极晶体管、下拉晶体管和上拉晶体管。SRAM单元包括在第一方向上延伸的有源鳍，通过栅极晶体管和下拉晶体管在第一方向上在有源鳍上邻近于彼此设置，通过栅极晶体管包括：第一沟道层、第一栅电极、第一源极/漏极区和第一内间隔件，下拉晶体管包括第二沟道层、第二栅电极、第二源极/漏极区和第二内间隔件，并且第一内间隔件之一和第二内间隔件之一设置在相同的高度水平上并且在第一方向上具有不同的厚度。
-
公开(公告)号：CN110176270B
公开(公告)日：2023-11-03
申请号：CN201910035368.4
申请日：2019-01-15
Applicant: 三星电子株式会社
Abstract: 一种存储器装置包括：多个存储器芯片，其响应于控制命令和地址命令存储和输出数据；至少一个错误检查和校正(ECC)存储器芯片，其对所述多个存储器芯片存储和输出的数据提供ECC功能；以及控制器，其将所述多个存储器芯片中的其中检测到有缺陷的存储器单元的存储器芯片标记为有缺陷的存储器芯片，被构造为将有缺陷的存储器芯片的数据存储在ECC存储器芯片中，并且被构造为控制有缺陷的存储器芯片执行后封装修复(PPR)。
-
公开(公告)号：CN112701154A
公开(公告)日：2021-04-23
申请号：CN202011121554.9
申请日：2020-10-19
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/78 , H01L29/10 , H01L21/336 , H01L27/092
Abstract: 公开了一种集成电路器件，包括：鳍型有源区，从衬底突出，在与衬底的上表面平行的第一方向上延伸，并包括第一半导体材料；隔离层，布置在衬底上并覆盖鳍型有源区的侧壁的下部，隔离层包括共形地布置在鳍型有源区的侧壁的下部上的绝缘衬层以及绝缘衬层上的绝缘填充层；覆盖层，围绕鳍型有源区的上表面和侧壁，包括与第一半导体材料不同的第二半导体材料，其中，覆盖层具有上表面、侧壁以及在上表面与侧壁之间的刻面表面；以及栅极结构，布置在覆盖层上并在与第一方向垂直的第二方向上延伸。
-
公开(公告)号：CN110752259A
公开(公告)日：2020-02-04
申请号：CN201910594266.6
申请日：2019-07-03
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/167 , H01L29/08 , H01L21/336
Abstract: 一种半导体器件包括：在衬底上沿第一方向延伸的有源鳍；沿第二方向延伸并与有源鳍交叉的栅电极；在栅电极的两个侧壁上的栅极间隔层；以及在栅电极的至少一侧的有源鳍的凹陷区域中的源极/漏极区域。源极/漏极区域可以包括基层，该基层与有源鳍接触并且具有在凹陷区域的内侧壁上在第一方向上彼此相对的内端和外端。源极/漏极区域可以包括基层上的第一层。第一层可以包括浓度高于基层中包括的锗(Ge)的浓度的锗(Ge)。基层的外端可以与第一层接触，并且可以具有在平面上朝向栅电极的外部凸出的形状。
-
-
-
-
-
-
-
-
-
Search Results
108
records
(took 0.053 seconds)
