公开(公告)号：CN118647208A

公开(公告)日：2024-09-13

申请号：CN202410219894.7

申请日：2024-02-28

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  朴相在 ,  金熙中 ,  朴台镇 ,  尹灿植 ,  李明东

IPC: H10B12/00

Abstract: 一种半导体装置，包括：在衬底上的包括有源图案的有源图案阵列；在每个有源图案的中心部分上的第一接触结构；在第一接触结构上的位线结构；在每个有源图案的端部上的第二接触结构；在第二接触结构上的第三接触结构；以及电连接到第三接触结构的电容器，其中，有源图案阵列包括在平行于衬底的第二方向上彼此间隔开的有源图案行，有源图案行包括在平行于衬底的第一方向上彼此间隔开的有源图案，有源图案在与第一方向/第二方向成锐角的第三方向上延伸，行中的有源图案在第一方向上对准，并且第二接触结构在平面图中具有矩形形状。

公开(公告)号：CN118553611A

公开(公告)日：2024-08-27

申请号：CN202410199402.2

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 蔡熙载 ,  朴台镇 ,  李泫珍 ,  李昊相 ,  崔润

IPC: H01L21/308 ,  H01L21/311

Abstract: 一种制造半导体器件的方法，包括：在包括单元中心区域和围绕单元中心区域的单元边缘区域的单元区域的表面中形成蚀刻目标层；通过对蚀刻目标层的四重图案化工艺在单元边缘区域的表面上形成边缘掩模图案，并且在单元中心区域上形成彼此间隔开的多个中心掩模图案；以及通过使用边缘掩模图案和多个中心掩模图案作为蚀刻掩模来对蚀刻目标层进行蚀刻，在单元边缘区域上形成第一蚀刻图案，并且在单元中心区域上形成彼此间隔开的多个第二蚀刻图案。

公开(公告)号：CN118434130A

公开(公告)日：2024-08-02

申请号：CN202410012621.5

申请日：2024-01-04

Applicant: 三星电子株式会社

Inventor： 朴相在 ,  高承甫 ,  金根楠 ,  金钟珉 ,  金熙中 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李明东 ,  李泓浚

IPC: H10B12/00 ,  H10B61/00 ,  H10B63/10 ,  H10B63/00

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：在第一方向上延伸并且在第二方向上彼此相邻的第一和第二有源图案，第一和第二有源图案中的每个包括在第一方向上彼此间隔开的第一边缘和第二边缘；顺序提供在第一有源图案的第一边缘上的第一存储节点焊盘和第一存储节点接触；顺序提供在第二有源图案的第二边缘上的第二存储节点焊盘和第二存储节点接触；以及在第一和第二存储节点接触之间的栅栏图案。第一存储节点接触的底表面和顶表面分别位于第一水平和第二水平。在第三方向上，栅栏图案在第一水平处的宽度小于栅栏图案在第二水平处的宽度。

公开(公告)号：CN118284038A

公开(公告)日：2024-07-02

申请号：CN202311772683.8

申请日：2023-12-21

Applicant: 三星电子株式会社

Inventor： 金钟珉 ,  朴台镇 ,  尹灿植 ,  李基硕 ,  李泓浚

IPC: H10B12/00

Abstract: 一种半导体器件包括：有源图案，所述有源图案位于衬底上；栅极结构；导电填充图案；以及位线结构，所述位线结构位于所述导电填充图案上。所述栅极结构延伸穿过所述有源图案的上部，并且具有比所述有源图案的上表面高的上表面。所述导电填充图案包括位于所述有源图案上的下部和位于其上的上部。所述下部接触所述栅极结构的上侧壁，并且所述上部的宽度大于所述下部的宽度。

公开(公告)号：CN109427879B

公开(公告)日：2024-05-24

申请号：CN201811024895.7

申请日：2018-09-04

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金真范 ,  金奉秀 ,  李圭弼 ,  洪亨善 ,  黄有商

IPC: H01L29/778 ,  H01L29/78

Abstract: 提供了包括二维材料的装置，所述装置包括：基底；第一电极，位于基底上；绝缘图案，位于基底上；第二电极，位于绝缘图案的上端上；二维(2D)材料层，位于绝缘图案的侧表面上；栅极绝缘层，覆盖2D材料层；以及栅电极，接触栅极绝缘层。绝缘图案在与基底基本垂直的方向上从第一电极延伸。2D材料层包括与绝缘图案的侧表面基本平行的至少一个原子层的2D材料。

公开(公告)号：CN117896979A

公开(公告)日：2024-04-16

申请号：CN202311185530.3

申请日：2023-09-14

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金奉秀 ,  金熙中

IPC: H10B12/00

Abstract: 提供了一种集成电路装置，包括：衬底，其具有由多个器件分离区域限定的有源区域；字线，其在衬底上并布置在沿第一水平方向延伸的字线沟槽中；位线，其在字线上并在正交于第一水平方向的第二水平方向上延伸；焊盘，其在有源区域上并具有大于有源区域的水平宽度；以及位线接触件，其将位线电连接到有源区域，其中，附加焊盘的最下表面的水平位于与位线接触件的最下表面的水平相同的竖直水平处。

公开(公告)号：CN117440685A

公开(公告)日：2024-01-23

申请号：CN202310890866.3

申请日：2023-07-19

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  金奉秀 ,  金熙中 ,  朴哲权 ,  尹炅炫 ,  蔡熙载

IPC: H10B12/00

Abstract: 本发明公开了一种集成电路半导体器件，该集成电路半导体器件包括：场绝缘层，掩埋在衬底内彼此分开设置的场沟槽中；由场绝缘层限定的有源区；以及有源鳍，设置在有源区上并且从场绝缘层的表面突出。场绝缘层包括第一子场绝缘层和第二子场绝缘层，并且第一子场绝缘层的表面设置在比第二子场绝缘层的表面的高度低的高度。

公开(公告)号：CN117222225A

公开(公告)日：2023-12-12

申请号：CN202310600011.2

申请日：2023-05-25

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金圭镇 ,  金奉秀 ,  金熙中 ,  文平 ,  朴哲权 ,  尹炅炫 ,  蔡熙载

IPC: H10B12/00

Abstract: 一种集成电路(IC)器件包括：栅极沟槽，形成在衬底内部，栅极沟槽包括底部和侧壁部分；栅电极结构，与栅极沟槽的底部和侧壁部分间隔设置，栅电极结构包括栅电极和栅极封盖层，栅电极包括第一子栅电极和第二子栅电极，第一子栅电极形成在栅极沟槽的下部中，第二子栅电极形成在第一子栅电极上，栅极封盖层形成在第二子栅电极上；以及栅极绝缘层，形成在栅极沟槽和栅电极结构之间，栅极绝缘层包括基底绝缘层和增强绝缘层，基底绝缘层形成在栅极沟槽的底部和侧壁部分与栅电极结构之间，增强绝缘层形成在第二子栅电极的侧壁部分上。

公开(公告)号：CN109427594B

公开(公告)日：2023-08-11

申请号：CN201811008516.5

申请日：2018-08-31

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金奉秀 ,  金真范 ,  黄有商

IPC: H01L21/336

Abstract: 提供一种制造包括二维(2D)材料的装置的方法，所述方法包括：在基底上形成过渡金属氧化物图案；以及在过渡金属氧化物图案的剩余部分的顶表面和侧表面上形成过渡金属二硫化物层。形成过渡金属二硫化物层的步骤可以包括使用过渡金属二硫化物层替换过渡金属氧化物图案的表面部分。过渡金属二硫化物层包括至少一个原子层，所述至少一个原子层基本平行于过渡金属氧化物图案的剩余部分的表面。

公开(公告)号：CN115568212A

公开(公告)日：2023-01-03

申请号：CN202210378473.X

申请日：2022-04-12

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金熙中 ,  李相昊

IPC: H10B12/00

Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括：有源区，包括第一杂质区和第二杂质区；字线，位于有源区上并且沿着第一方向延伸；位线，位于字线上并且在与第一方向交叉的第二方向上延伸，位线连接到第一杂质区；第一接触插塞，位于位线之间，第一接触插塞连接到第二杂质区；接合垫，分别位于第一接触插塞上；以及间隙填充结构，填充接合垫之间的空间，间隙填充结构的顶表面高于接合垫的顶表面。