公开(公告)号：CN119183286A

公开(公告)日：2024-12-24

申请号：CN202410204333.X

申请日：2024-02-23

Applicant: 三星电子株式会社

Inventor： 李泫珍 ,  金钟珉 ,  李基硕 ,  崔润 ,  金仁雨 ,  金熙中 ,  朴素贤 ,  蔡熙载

IPC: H10B12/00

Abstract: 公开了一种半导体器件，该半导体器件包括：有源图案，其包括在第一方向上彼此间隔开的第一边缘部分和第二边缘部分；字线，其在该第一边缘部分与该第二边缘部之间沿着第二方向延伸；位线，其在该第一边缘部分上沿着第三方向延伸；存储节点接触，其位于该第二边缘部分上；第一有源焊盘，其位于该位线与该第一边缘部分之间；以及第二有源焊盘，其位于该存储节点接触与该第二边缘部分之间。该第一有源焊盘在该第三方向上延伸超过该第一边缘部分。该第二有源焊盘在与该第三方向相反的方向上延伸超过该第二边缘部分。

公开(公告)号：CN118540940A

公开(公告)日：2024-08-23

申请号：CN202410176166.2

申请日：2024-02-07

Applicant: 三星电子株式会社

Inventor： 蔡熙载 ,  朴台镇 ,  李泫珍 ,  李昊相 ,  崔润

IPC: H10B12/00

Abstract: 一种半导体器件，包括：衬底，包括沿第一水平方向延伸的字线沟槽；栅介电层，在字线沟槽中；字线，沿第一水平方向延伸并且在字线沟槽的在栅介电层上的下部中；绝缘封盖层，沿第一水平方向延伸并且在字线沟槽的在字线上的上部中；以及多个栅电极，在衬底上，其中，字线包括：字线下部区，沿第一水平方向延伸，并且包括多个栅电极中的在栅介电层上的第一栅电极；以及字线上部区，在字线下部区上沿第一水平方向延伸，并且包括多个栅电极中的多个第二栅电极和多个栅电极中的第一栅电极。

公开(公告)号：CN118785702A

公开(公告)日：2024-10-15

申请号：CN202311407792.X

申请日：2023-10-27

Applicant: 三星电子株式会社

Inventor： 李昊相 ,  朴台镇 ,  李泫珍 ,  蔡熙载 ,  崔润

IPC: H10B12/00

Abstract: 根据一些示例实施例的半导体器件包括：衬底，包括元件隔离层之间的有源区域；字线，与有源区域重叠并且在第一方向上延伸；位线，与有源区域重叠并且在与第一方向交叉的第二方向上延伸；掩埋接触部，连接到有源区域；第一焊盘，在有源区域和位线之间并且将有源区域和位线连接；第二焊盘，在有源区域和掩埋接触部之间并且将有源区域和掩埋接触部连接；以及着接焊盘，连接到掩埋接触部。元件隔离层中的每一个包括第一元件隔离层和在第一元件隔离层内部的第二元件隔离层，并且第一焊盘和第二焊盘中的每一个在元件隔离层之间。

公开(公告)号：CN118553611A

公开(公告)日：2024-08-27

申请号：CN202410199402.2

申请日：2024-02-22

Applicant: 三星电子株式会社

Inventor： 蔡熙载 ,  朴台镇 ,  李泫珍 ,  李昊相 ,  崔润

IPC: H01L21/308 ,  H01L21/311

Abstract: 一种制造半导体器件的方法，包括：在包括单元中心区域和围绕单元中心区域的单元边缘区域的单元区域的表面中形成蚀刻目标层；通过对蚀刻目标层的四重图案化工艺在单元边缘区域的表面上形成边缘掩模图案，并且在单元中心区域上形成彼此间隔开的多个中心掩模图案；以及通过使用边缘掩模图案和多个中心掩模图案作为蚀刻掩模来对蚀刻目标层进行蚀刻，在单元边缘区域上形成第一蚀刻图案，并且在单元中心区域上形成彼此间隔开的多个第二蚀刻图案。