公开(公告)号：CN101393772A

公开(公告)日：2009-03-25

申请号：CN200810213858.0

申请日：2008-09-11

Applicant: 三星电子株式会社

Inventor： 高宽协 ,  河大元

IPC: G11C11/56

CPC classification number: G11C11/5678 ,  G11C11/56 ,  G11C13/0004

Abstract: 本发明提供一种多级存储器件及其操作方法。该器件包括一种存储结构，其中其电阻等级在其最小值附近的分布密度高于其电阻等级的最大值附近的分布密度。

公开(公告)号：CN1314707A

公开(公告)日：2001-09-26

申请号：CN01101676.0

申请日：2001-01-15

Applicant: 三星电子株式会社

Inventor： 李宰求 ,  高宽协

IPC: H01L21/768 ,  H01L21/28 ,  H01L23/52

CPC classification number: H01L21/76897 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 集成电路器件及其制造方法,选择性地腐蚀绝缘层以增加与半导体区相邻的自对准接触区域。互连图形形成在具有设置在互连图形之间的半导体区的衬底上。在成对互连图形和衬底上形成腐蚀中止层,在成对互连图形和半导体区上形成牺牲绝缘层。腐蚀牺牲绝缘层以露出在成对互连图形表面上延伸的部分腐蚀中止层。侧壁绝缘间隔层形成在互连图形之间的间隙区上部中的成对互连图形的侧壁部分上和覆盖半导体区的部分牺牲绝缘层上。

公开(公告)号：CN1244032A

公开(公告)日：2000-02-09

申请号：CN99111093.5

申请日：1999-07-29

Applicant: 三星电子株式会社

Inventor： 金注完 ,  金成镇 ,  赵昶贤 ,  黄秉槿 ,  李宰求 ,  高宽协

IPC: H01L21/31 ,  H01L21/311 ,  H01L21/768

CPC classification number: H01L21/02164 ,  H01L21/02211 ,  H01L21/02274 ,  H01L21/31111 ,  H01L21/31612 ,  H01L21/31625 ,  H01L21/3185

Abstract: 一种形成电介质层的新方法。当图形之间形成的凹槽区域的纵横比大时,该方法包括淀积第一电介质层、腐蚀第一电介质层和淀积第二电介质层的步骤,从而可以形成无空隙的电介质层。

公开(公告)号：CN110942799B

公开(公告)日：2025-05-13

申请号：CN201910890918.0

申请日：2019-09-20

Applicant: 三星电子株式会社

Inventor： 徐基晰 ,  高宽协 ,  宋胤宗

IPC: G11C29/42

Abstract: 提供了有多种纠错功能的存储器器件和存储器系统及其操作方法。所述存储器系统包括：存储器单元阵列，包括第一存储器区域和第二存储器区域；输入/输出电路，包括输入/输出线，其用于向第一存储器区域和第二存储器区域发送或从第一存储器区域和第二存储器区域接收数据位和奇偶校验位；和纠错电路，包括多个子纠错电路，该多个子纠错电路包括第一子纠错电路和第二子纠错电路，其中第一子纠错电路用于对通过输入/输出线接收的第一存储器区域的第一数据位执行第一纠错操作，第二子纠错电路用于对通过输入/输出线接收的第二存储器区域的第二数据位执行第二纠错操作。第一存储器区域具有比第二存储器区域更高的误码率。

公开(公告)号：CN109003977B

公开(公告)日：2023-08-22

申请号：CN201810466873.X

申请日：2018-05-16

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  金泓秀 ,  林濬熙 ,  田昌勳

IPC: H10B69/00

Abstract: 集成电路器件可包括：衬底，包括闪速存储器区及可变电阻存储器区；闪速存储器单元晶体管，包括与所述衬底的闪速存储器区交叠的单元栅极电极；可变电阻元件，与所述衬底的可变电阻存储器区交叠；以及选择晶体管，包括设置在所述衬底的可变电阻存储器区中的选择源极/漏极区。所述选择源极/漏极区可电连接到所述可变电阻元件。所述衬底可包括面对所述单元栅极电极及所述可变电阻元件的上表面，且所述衬底的上表面可从所述闪速存储器区连续地延伸到所述可变电阻存储器区。

公开(公告)号：CN110391266B

公开(公告)日：2023-08-18

申请号：CN201910302589.3

申请日：2019-04-16

Applicant: 三星电子株式会社

Inventor： 孙明秀 ,  高昇必 ,  李桢赫 ,  韩慎熙 ,  高宽协 ,  宋胤宗

IPC: H10B61/00

Abstract: 提供了一种半导体器件，其包括：位于衬底上的栅极结构；源极接触和漏极接触，分别位于栅极结构的相对侧处，并连接到衬底；磁隧道结，连接到漏极接触；第一导线，连接到源极接触；以及第二导线，通过第一通路接触连接到第一导线。第二导线相对于第一导线远离衬底。第一导线和第二导线沿第一方向平行地延伸。第一导线和第二导线在与第一方向交叉的第二方向上具有宽度。第一导线的宽度和第二导线的宽度相同。第一通路接触沿与衬底的顶表面垂直的第三方向与源极接触对齐。

公开(公告)号：CN114864627A

公开(公告)日：2022-08-05

申请号：CN202210025567.9

申请日：2022-01-11

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  金容才 ,  裵虔熙

IPC: H01L27/22 ,  H01L43/08

Abstract: 磁存储设备包括在衬底的第一区域上具有第一模制绝缘膜的衬底和在该衬底上的第一结构。第一结构包括下电极、下电极上的磁隧道结(MTJ)结构、以及MTJ结构上的上电极。设置封盖膜，该封盖膜在第一模制绝缘膜和第一结构的侧壁上延伸。在第一结构和封盖膜上设置第一蚀刻停止层。设置第二模制绝缘膜，该第二模制绝缘膜至少部分地填充封盖膜和第一蚀刻停止层之间的空间。设置第一金属结构，该第一金属结构延伸穿过第一蚀刻停止层的一部分和第二模制绝缘膜的一部分，并且电耦合到MTJ结构。

公开(公告)号：CN112652643A

公开(公告)日：2021-04-13

申请号：CN202011548151.2

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 沈揆理 ,  高宽协 ,  姜大焕

IPC: H01L27/22

Abstract: 本发明构思提供一种存储器件。在该存储器件中，存储单元布置为具有小的电特性变化并从而提高可靠性。在存储器件中，在不同水平的存储单元可以用具有不同厚度的间隔物覆盖，这可以控制存储单元的电阻特性(例如设置电阻)并且减小存储单元的电特性的竖直变化。此外，通过调整间隔物的厚度，存储单元的感测裕度可以增加。

公开(公告)号：CN107104104B

公开(公告)日：2020-11-03

申请号：CN201710075833.8

申请日：2017-02-13

Applicant: 三星电子株式会社

Inventor： 郑智贤 ,  李镇宇 ,  高宽协 ,  姜大焕

IPC: H01L27/11

Abstract: 本发明提供了存储器件及制造该存储器件的方法。存储器件的存储单元与第一电极线和第二电极线分开地形成，其中存储单元之上的第二电极线通过镶嵌工艺形成，从而避免与对存储单元之上的绝缘层过度地或不足地进行CMP相关的复杂情况。

公开(公告)号：CN110718568A

公开(公告)日：2020-01-21

申请号：CN201910618600.7

申请日：2019-07-10

Applicant: 三星电子株式会社

Inventor： 李吉镐 ,  高宽协 ,  金容才 ,  宋胤宗

IPC: H01L27/22

Abstract: 一种磁存储器件包括：包括单元区和外围电路区的基板；第一层间绝缘层，覆盖基板的单元区和外围电路区；在第一层间绝缘层中的互连线；外围导线和外围导电接触，在外围电路区上的第一层间绝缘层上，外围导电接触在外围导线与互连线中的相应一条互连线之间；底电极接触，在单元区上的第一层间绝缘层上并且连接到互连线中的相应一条互连线；以及在底电极接触上的数据存储图案，其中外围导线处于底电极接触的顶表面与底电极接触的底表面之间的高度处。