公开(公告)号：CN107274922A

公开(公告)日：2017-10-20

申请号：CN201710203098.4

申请日：2017-03-30

Applicant: 三星电子株式会社

Inventor： 姜大云 ,  任政燉 ,  郑秉勋 ,  崔荣暾

IPC: G11C7/10

CPC classification number: H03H7/38 ,  G11C5/025 ,  G11C5/04 ,  G11C7/1057 ,  G11C7/1084 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C29/022 ,  G11C29/025 ,  G11C29/028 ,  G11C29/50008 ,  G11C2207/105 ,  H03K19/0005 ,  H03K19/017545 ,  G11C7/10

Abstract: 一种非易失性存储器设备包括第一存储器结构。第一存储器结构包括可经由第一信道连接到外部存储器控制器的第一至第N存储器裸片。M是等于或大于2的自然数。第一至第N存储器裸片的至少一者被配置为用作在数据写入操作被对于第一至第N存储器裸片之一执行的同时执行裸片上端接(ODT)操作的第一代表性裸片。

公开(公告)号：CN1710665A

公开(公告)日：2005-12-21

申请号：CN200410098352.1

申请日：2004-12-08

Applicant: 三星电子株式会社

Inventor： 崔炯讚 ,  金致旭 ,  郑秉勋

IPC: G11C11/407 ,  H01L23/58 ,  H03H11/00

CPC classification number: G11C5/147 ,  G11C5/14

Abstract: 至少一个共用电容器的去耦电容被分布在多个电压源之间，用于增强半导体器件的性能并且具有半导体器件的最小面积。这样的电压源的高节点和低节点的每个包括至少两个相异的节点，用于降低在电压源的噪音。本发明以特别的优点被应用来根据半导体器件的位结构而将可变数量的共用电容器耦接到数据充电电压源。

公开(公告)号：CN109802681B

公开(公告)日：2024-04-19

申请号：CN201811364521.X

申请日：2018-11-16

Applicant: 三星电子株式会社

Inventor： A.卡瓦拉 ,  李善奎 ,  郑秉勋 ,  任政炖 ,  崔荣暾

IPC: H03M1/66 ,  G11C5/14

Abstract: 一种半导体设备，包括：参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字‑模拟转换器(DAC)。升压码电路包括被配置为生成第一升压脉冲的第一升压脉冲生成器和被配置为基于参考码和第一升压脉冲输出第一升压码的第一升压码控制器。第一DAC被配置为通过转换第一升压码来输出参考电压。当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。

公开(公告)号：CN109390024B

公开(公告)日：2023-11-21

申请号：CN201810641833.4

申请日：2018-06-21

Applicant: 三星电子株式会社

Inventor： 郑源主 ,  李将雨 ,  郑秉勋 ,  任政燉

IPC: G11C29/02 ,  G11C29/50

公开(公告)号：CN107274921B

公开(公告)日：2023-11-21

申请号：CN201710211305.0

申请日：2017-03-31

Applicant: 三星电子株式会社

Inventor： 李善奎 ,  任政炖 ,  郑秉勋 ,  姜大云

IPC: G11C5/14

公开(公告)号：CN116166184A

公开(公告)日：2023-05-26

申请号：CN202211496264.1

申请日：2022-11-23

Applicant: 三星电子株式会社

Inventor： 曹永慜 ,  金东成 ,  尹治元 ,  郑秉勋

IPC: G06F3/06 ,  G06F13/16

Abstract: 一种存储器系统，包括：多个存储器件，均连接到分别包括内部数据通道和内部控制通道的内部通道，并且均被配置为基于第一接口协议执行通信；控制器，连接到包括外部数据通道和外部控制通道的外部通道，并且被配置为基于第二接口协议执行通信；以及接口电路，将外部通道连接到每个内部通道。接口电路被配置为通过以下操作来执行通道转换：将通过外部数据通道从控制器接收的并行数据信号串行化并将串行化的信号输出到内部通道中的第一内部通道中所包括的内部控制通道，或者将通过外部控制通道接收的信号并行化并将并行化的信号输出到内部通道中的第一内部通道中所包括的内部数据通道。

公开(公告)号：CN116072196A

公开(公告)日：2023-05-05

申请号：CN202211076037.3

申请日：2022-09-02

Applicant: 三星电子株式会社

Inventor： 申东澔 ,  朴廷埈 ,  姜景太 ,  尹治元 ,  李俊夏 ,  郑秉勋

IPC: G11C29/02 ,  G11C7/10

Abstract: 一种用于ZQ校准的装置和方法，包括：在输入/输出(I/O)电路上电时确定与和信号引脚连接的输入/输出(I/O)电路有关的强驱动电路和弱驱动电路；根据ZQ校准条件，向强驱动电路和弱驱动电路中的一个驱动电路提供与扫描代码相关的ZQ校准代码；以及向未被选择的电路提供与固定代码相关的ZQ校准代码，从而调整信号引脚的端接电阻。

公开(公告)号：CN114822623A

公开(公告)日：2022-07-29

申请号：CN202210028051.X

申请日：2022-01-11

Applicant: 三星电子株式会社

Inventor： 金东成 ,  曹永慜 ,  梁万在 ,  尹治元 ,  李俊夏 ,  郑秉勋

IPC: G11C7/22

Abstract: 一种存储设备包括多个存储器芯片和芯片。多个存储器芯片包括被配置成基于第一时钟信号产生第一信号的第一存储器芯片，以及被配置成基于第二时钟信号产生第二信号的第二存储器芯片。该芯片被配置成接收第一和第二信号并且基于第一和第二信号的占空比产生并输出第一和第二比较信号。第一存储器芯片还被配置成基于第一比较信号通过调节第一时钟信号的占空比来产生第一经校正信号，并且第二存储器芯片还被配置成基于第二比较信号通过调节第二时钟信号的占空比来产生第二经校正信号。

公开(公告)号：CN107274922B

公开(公告)日：2022-07-05

申请号：CN201710203098.4

申请日：2017-03-30

Applicant: 三星电子株式会社

Inventor： 姜大云 ,  任政燉 ,  郑秉勋 ,  崔荣暾

IPC: G11C7/10

Abstract: 一种非易失性存储器设备包括第一存储器结构。第一存储器结构包括可经由第一信道连接到外部存储器控制器的第一至第N存储器裸片。M是等于或大于2的自然数。第一至第N存储器裸片的至少一者被配置为用作在数据写入操作被对于第一至第N存储器裸片之一执行的同时执行裸片上端接(ODT)操作的第一代表性裸片。

公开(公告)号：CN114360591A

公开(公告)日：2022-04-15

申请号：CN202111075585.X

申请日：2021-09-14

Applicant: 三星电子株式会社

Inventor： 姜玄锡 ,  朴廷埈 ,  姜景太 ,  李俊夏 ,  郑秉勋

IPC: G11C5/02 ,  G11C7/10 ,  G11C16/34

Abstract: 提供了一种隐藏最低有效比特(HLSB)的高分辨率阻抗调节(ZQ)校准方法、存储器装置以及多芯片封装件。该高分辨率ZQ校准方法通过将隐藏最低有效比特(HLSB)添加到阻抗调节(ZQ)焊盘的ZQ校准操作中输出的n比特的ZQ码来生成n+1比特的数据输入/输出(DQ)码而没有增加校准时间。通过n+1比特的DQ码，DQ焊盘的终端电阻的改变减小为尽可能小。