公开(公告)号：CN1513185A

公开(公告)日：2004-07-14

申请号：CN02809118.3

申请日：2002-04-25

Applicant: 莫塞德技术公司

Inventor： P·P·马 ,  A·阿梅德 ,  V·L·莱恩斯

IPC: G11C15/04 ,  G11C7/12

CPC classification number: G11C7/12 ,  G11C7/18 ,  G11C15/04 ,  G11C15/043

Abstract: 公开了一种用于在高密度封装的动态内容可寻址存储器中的位线快速预先充电的结构和方法。按照一种开位线结构设置了动态内容可寻址存储器单元来获得高的封装密度。在每两条相邻开位线对之间通过均衡，来预先充电位线。更具体地，位线读出放大器的同一侧的位线及其相邻位线在沿着位线的几个单元上进行了均衡以便它们以高速均衡，典型地，这在开位线结构中是无法实现的。因此，相邻位线以类似于折叠式位线结构的方式进行预先充电。附加均衡电路连接在每个开位线对的互补位线之间，从而在该预先充电阶段中，这两个开位线对的所有四条位线都彼此均衡。为了确保所有的四条位线都均衡到中点电压电平，在均衡之前将互补逻辑电平写到位线上。

公开(公告)号：CN1373890A

公开(公告)日：2002-10-09

申请号：CN00812692.5

申请日：2000-07-12

Applicant: 莫塞德技术公司

Inventor： A·阿梅德 ,  V·L·莱恩斯

IPC: G11C15/00 ,  G11C7/06

CPC classification number: G11C15/04 ,  G11C7/065 ,  G11C15/00

Abstract: 本发明在高密度内容可寻址存储器中检测查找数据与存储数据之间的多重匹配。从匹配线得到输入信号,使得所述输入信号开始从预定的预充电电平向由匹配情况的数目决定的放电电平放电。产生参考信号、使得它在同一时间从相同的预充电电平开始向参考电平放电,参考电平在与单匹配和双重匹配情况相对应的两个放电电平之间。此后不久激活锁存差动放大器以比较输入信号和参考信号,从而提供在匹配线上发生的是多重匹配、单匹配还是无匹配的指示,此后去激活所述放大器。所公开的电路具有检测相对较快和电流消耗低的特点。

公开(公告)号：CN103903647A

公开(公告)日：2014-07-02

申请号：CN201410075753.9

申请日：2008-02-12

Applicant: 莫塞德技术公司

Inventor： 金镇祺 ,  P·吉利厄姆

IPC: G11C16/02 ,  G11C16/30

CPC classification number: G11C16/30 ,  G11C5/14 ,  G11C5/143 ,  G11C5/145 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/12 ,  G11C16/14 ,  G11C16/26

Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。

公开(公告)号：CN102270801B

公开(公告)日：2014-06-18

申请号：CN201110111333.8

申请日：2004-08-05

Applicant: 莫塞德技术公司

Inventor： 耶胡达·宾德

IPC: H01R31/00 ,  H01R31/06 ,  H01R13/66 ,  H04B3/54

CPC classification number: H01R31/005 ,  H01R31/065 ,  H04B3/542 ,  H04B2203/5425 ,  H04B2203/5437 ,  H04B2203/5441 ,  H04B2203/5445 ,  H04B2203/545 ,  H04B2203/5454 ,  H04B2203/5491 ,  H04B2203/5495 ,  H04L12/2856 ,  H04L12/2898 ,  H04N7/102 ,  H04N7/106 ,  H04Q11/04 ,  H04Q2213/13012 ,  H04Q2213/1308 ,  H04Q2213/13196 ,  H04Q2213/13199 ,  H04Q2213/13332 ,  H04Q2213/13389

Abstract: 本发明涉及一种模块化插座，用于与位于建筑物墙中的传送多个信号的布线相连，插座包括基本模块和插入式接口模块，基本模块在单个包装中包括第一安装件、第一连接器、第二连接器；以及第二安装件，而接口模块在单个的包装中包括配合连接器，其特征在于，布线经由相同电线至少同时传送数据网络信号和基本服务信号；基本模块还包括用于将接口模块连接到数据网络信号的分离器/组合器，该分离器/组合器用于在数据网络信号和基本服务信号间隔离，并且连接在第一连接器和第二连接器之间，以使得在第一连接器和第二连接器间仅通过数据网络信号；其中所述基本模块安装在建筑物的墙中的插座槽上；并且其中所述接口模块被供电。

公开(公告)号：CN103823783A

公开(公告)日：2014-05-28

申请号：CN201410105789.7

申请日：2007-12-04

Applicant: 莫塞德技术公司

Inventor： 潘弘柏 ,  吴学俊

IPC: G06F13/40

CPC classification number: G11C5/066 ,  G06F13/1673 ,  G06F13/28 ,  G11C7/10 ,  G11C7/1078 ,  G11C7/1093 ,  G11C2207/107

Abstract: 一种串行输入处理设备提供在命令译码器以高频率执行命令解释时如何捕获串行数据且无单个位的损失。使用多个时钟，锁存预定序列的串行位的单个字节并且临时存储位流。在传送字节信息到指定地址寄存器以寄存地址之前执行临时存储。通过在时钟前沿锁存串行输入的所有位流，执行地址寄存和数据寄存。当处于高频操作中（例如，1GHz或者1ns周期时间），由于命令位流解释和下一个位数据流之间的足够的时间容限，则不需要附加的寄存器用来在命令解释期间存储位数据。

公开(公告)号：CN103814627A

公开(公告)日：2014-05-21

申请号：CN201280045830.5

申请日：2012-09-18

Applicant: 莫塞德技术公司

Inventor： 潘弘柏

IPC: H05K1/02 ,  H05K1/16 ,  H05K3/30

CPC classification number: H01L23/13 ,  H01L23/36 ,  H01L23/3677 ,  H01L23/4334 ,  H01L23/5389 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/16225 ,  H01L2224/2919 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73215 ,  H01L2224/73253 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/15153 ,  H05K1/0203 ,  H05K1/021 ,  H05K1/183 ,  H05K2201/10159 ,  H05K2201/10416 ,  Y10T29/4913 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明描述了用于将微芯片（3）安装到印刷电路板（PCB）1内的方法和设备。PCB1具有腔（2），其中在该腔（2）内安装微芯片（3）。建立到PCB1中的信号线的连接（28），并且用模塑混合物（30）填充腔（2）。在一些实施例中，将一个（4）或两个（5）嵌入金属层热连接到微芯片（3），以提高热导率。根据实施例将热面板（8）和（9）或者热沉（18）和（19）附接到嵌入金属层（4）和（5），以进一步增加热导率。

公开(公告)号：CN103761986A

公开(公告)日：2014-04-30

申请号：CN201410054281.9

申请日：2008-07-07

Applicant: 莫塞德技术公司

Inventor： 吴学俊

IPC: G11C7/10 ,  G11C7/22

CPC classification number: G11C7/1078 ,  G11C7/109 ,  G11C7/22 ,  G11C16/102 ,  G11C2207/107 ,  G11C2216/30

Abstract: 在一个实施例中，一种存储器装置包括存储器、第一数据链路、第一输入端、第二输入端、第二数据链路、第一输出端和第二输出端。第一数据链路被配置为将一个或多个包输入到该存储器装置。第一输入端被配置为将命令选通信号输入到该存储器装置，该命令选通信号描述经由第一数据链路输入到该存储器装置的命令包。第二输入端被配置为将数据选通信号输入到该存储器装置，该数据选通信号描述经由第一数据链路输入到该存储器装置的数据包。第一和第二输出端被配置为分别输出命令选通信号和数据选通信号。第二数据链路被配置为从该存储器装置输出包。

公开(公告)号：CN101548328B

公开(公告)日：2014-04-23

申请号：CN200780044726.3

申请日：2007-12-04

Applicant: 莫塞德技术公司

Inventor： 潘弘柏 ,  吴学俊

IPC: G11C7/10 ,  G06F1/04 ,  G06F12/00 ,  G11C19/00 ,  G11C7/22 ,  G11C8/18 ,  H03M9/00

CPC classification number: G11C5/066 ,  G06F13/1673 ,  G06F13/28 ,  G11C7/10 ,  G11C7/1078 ,  G11C7/1093 ,  G11C2207/107

Abstract: 一种串行输入处理设备提供在命令译码器以高频率执行命令解释时如何捕获串行数据且无单个位的损失。使用多个时钟，锁存预定序列的串行位的单个字节并且临时存储位流。在传送字节信息到指定地址寄存器以寄存地址之前执行临时存储。通过在时钟前沿锁存串行输入的所有位流，执行地址寄存和数据寄存。当处于高频操作中(例如，1GHz或者1ns周期时间)，由于命令位流解释和下一个位数据流之间的足够的时间容限，则不需要附加的寄存器用来在命令解释期间存储位数据。

公开(公告)号：CN101617372B

公开(公告)日：2014-03-26

申请号：CN200880005252.6

申请日：2008-02-14

Applicant: 莫塞德技术公司

Inventor： 金镇祺

IPC: G11C16/02 ,  G06F9/06 ,  G11C7/10

CPC classification number: G11C16/06 ,  G06F12/0246 ,  G06F2212/7204 ,  G06F2212/7206 ,  G11C11/5621 ,  G11C11/5628 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/349 ,  G11C16/3495 ,  G11C2211/5641 ,  G11C2211/5646

Abstract: 一种用于延长闪速存储器装置的生命期的方法和系统。该闪速存储器装置动态地可配置为在每单元单比特(SBC)保存模式或每单元多比特(MBC)保存模式中保存数据，使得SBC数据和MBC数据二者共存在相同的存储器阵列中。保存在存储器的每个页面中的一个或多个标签位被用于指示在相应的子部分中保存该数据所使用的保存模式的类型，其中子部分能够是体、块或页面。控制器监控对应于每个页面的编程-擦除周期的数量以用于选择性地改变保存模式，以最大化多模式闪速存储器装置的任何子部分的生命期。

公开(公告)号：CN102177549B

公开(公告)日：2014-03-19

申请号：CN200980140302.6

申请日：2009-10-14

Applicant: 莫塞德技术公司

Inventor： 金镇祺 ,  潘弘柏

IPC: G11C7/10 ,  G11C16/06 ,  G11C5/06 ,  G11C7/22

CPC classification number: G11C7/00 ,  G11C5/02 ,  G11C5/025

Abstract: 一种复合存储装置，它包括分立的存储装置和用于控制这些分立存储装置的桥接装置，该桥接装置响应于全局存储器控制信号来控制这些分立存储装置，全局存储器控制信号具有与这些存储装置不兼容的格式或协议。这些分立存储装置可以是能用商业手段得到的成品存储装置或者定制存储装置，它们对本机或本地存储器控制信号做出响应。全局和本地存储器控制信号包括各自具有不同格式的命令和命令信号。该复合存储装置包括系统级封装，该系统级封装包括分立存储装置和桥接装置的半导体管芯，或者该复合存储装置可以包括安装有封装分立存储装置和封装桥接装置的印刷电路板。