-
公开(公告)号：CN101897119B
公开(公告)日：2014-04-30
申请号：CN200880120501.6
申请日：2008-12-04
Applicant: 莫塞德技术公司
IPC: G06F17/30
CPC classification number: G06F1/10 , G11C5/025 , G11C7/02 , G11C7/1051 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/1093 , G11C7/20 , G11C7/22 , G11C7/222 , H01L25/0657 , H01L2224/32145 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H04L7/0008 , H01L2924/00 , H01L2924/00012
Abstract: 一个系统包括存储器控制器和串联的多个半导体装置。每个装置存储数据。控制器提供用于同步装置操作的时钟。每个装置包括用使能信号选择性地使能或禁用的锁相环(PLL)。用使能信号使能所选装置的PLL，将其他装置的PLL禁用。使能的PLL提供具有90°倍数相移的多个再生时钟。数据传输和至少一个再生的时钟同步。在禁用PLL的装置中，数据传输和输入时钟同步。使能和禁用的PLL使装置分别为源同步时钟和公共同步时钟。分配给最后一个装置的装置标示符的最低有效位确定时钟对准：由控制器产生和数据边沿对准或中心对准的时钟。
-
公开(公告)号：CN101842896A
公开(公告)日：2010-09-22
申请号：CN200880114064.7
申请日：2008-12-18
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: H01L25/065 , H01L23/50 , H01L23/538
CPC classification number: H01L25/0657 , G11C5/02 , G11C5/066 , G11C16/06 , G11C19/00 , H01L21/76898 , H01L24/06 , H01L2224/05554 , H01L2225/06513 , H01L2225/06541 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01057 , H01L2924/01058 , H01L2924/01079 , H01L2924/01082 , H01L2924/10329 , H01L2924/14 , H01L2924/00
Abstract: 本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置的方法。该多芯片装置或者电路包括用于提供至少两个芯片的信号焊盘之间的并行连接的至少一个穿过芯片的过孔，和用于提供至少两个芯片的信号焊盘之间的串行或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共连接信号焊盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线对称地布置。为了提供这种布置，堆叠中的芯片以将大体相同的芯片交替翻转的方式布置。当堆叠多于两个芯片时在堆叠和翻转的芯片的信号焊盘之间提供至少一个串行连接。
-
公开(公告)号：CN101803165A
公开(公告)日：2010-08-11
申请号：CN200880106833.9
申请日：2008-09-09
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: H02M3/07 , G11C11/4063 , G11C7/12
CPC classification number: G11C11/4074 , G11C5/145 , G11C11/406 , G11C11/4076 , G11C2211/4061 , G11C2211/4067 , G11C2211/4068 , H02M3/073 , H02M2003/077
Abstract: 一种使用多个电荷泵浦电路、电荷泵浦控制信号和运行电荷泵浦的运行电容性元件来产生提升电压的设备和方法，其中所述激活的电荷泵浦的电容性元件响应于电荷泵浦的输入电压和电荷泵浦信号而被充电。
-
-
公开(公告)号：CN101432817A
公开(公告)日：2009-05-13
申请号：CN200780015190.2
申请日：2007-03-30
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: G11C11/406 , G11C11/403
CPC classification number: G11C11/406 , G11C7/04 , G11C11/40611 , G11C11/40615 , G11C11/40626 , G11C2211/4061
Abstract: 一种动态随机存取存储器(DRAM)设备具有以行和列布置的DRAM单元的阵列。所述阵列的每一DRAM单元被耦合到相应行的字线和相应列的位线。模式探测器用于探测进入和退出所述自刷新模式且提供自刷新模式信号。振荡电路响应所述自刷新模式信号产生振荡信号来产生基本时间周期。第一分频器/时间周期倍增器根据和DRAM设备相关的工艺变化因素改变基本时间周期。第二分频器/时间周期倍增器根据和DRAM设备相关的温度改变因素进一步改变已经改变的时间周期。在自刷新模式中，刷新存储在DRAM单元中的数据。根据所述两个因素，DRAM设备执行并且实现可靠的自刷新用于可变的DRAM单元保持时间。
-
Patent Agency Ranking
公开(公告)号：CN101632128B
公开(公告)日：2014-07-30
申请号：CN200880005544.X
申请日：2008-02-13
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4243 , G06F13/4247
Abstract: 本发明提供一种页面编程操作的设备和方法。当使用所选择的存储器装置执行页面编程操作时，存储器控制器将数据载入到一个所选择的存储器装置的页面缓冲器、和另一个所选择的存储器装置的页面缓冲器中用来保存数据的备份副本。如果数据没有被成功地编程到所述一个所选择的存储器装置的存储器单元中，则所述存储器控制器从该另一个存储器装置的页面缓冲器恢复所述数据。由于数据的副本被保存在其它存储器装置的页面缓冲器中，所述存储器控制器不需要在其数据存储元件中本地保存所述数据。
-
公开(公告)号：CN103814628A
公开(公告)日：2014-05-21
申请号：CN201280045563.1
申请日：2012-09-18
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
CPC classification number: H01L25/0657 , G11C5/147 , G11C11/4074 , H01L25/18 , H01L2224/16 , H01L2225/06513 , H01L2225/06541
Abstract: 本文公开了用于在使用用于层间芯片互连的TSV的3D存储多芯片封装中的从芯片当中有效地调节功率的结构和相关过程。所公开的技术使用在一个或多个从芯片上的单独的电压调节器用于内部电压（例如字线驱动器电压（VPP）、反向偏压（VBB）、数据线电压（VDL）和位线预充电电压/单元板电压（VBLP/VPL））的准确的电平控制。使用在一个或多个从芯片上的调节器不仅允许在一般存储器堆叠操作期间的功率电平的精确调节，而且提供对例如由制造工艺变化而引起的功率电平的小变化的容许量。而且，与在多芯片封装的每个芯片上提供完整功率发生器的技术比较，更少的芯片有效面积被使用。
-
公开(公告)号：CN103814410A
公开(公告)日：2014-05-21
申请号：CN201280045214.X
申请日：2012-09-17
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: G11C29/00 , G11C11/4063 , G11C17/16
CPC classification number: G11C29/785 , G11C29/44 , G11C2029/1206 , G11C2029/4402
Abstract: 公开了可包括第一层的系统和方法，该第一层包括第一冗余存储元件、输入/输出接口、第一层熔丝盒和熔丝烧断控制。这些系统和方法还可以包括通过第一连接耦合到第一层的第二层，该第二层包括第二层存储元件和耦合到第一冗余存储元件的第二层熔丝盒。此外，这些系统和方法还可以包括耦合到第一层的冗余寄存器，其中当第二层存储元件的部分出现故障时，冗余寄存器向熔丝烧断控制提供信息，该熔丝烧断控制通过在第一层熔丝盒和第二层熔丝盒中烧断元件来分配第一冗余存储元件的部分，以便为第二层存储元件的故障部分提供冗余。
-
公开(公告)号：CN103500582A
公开(公告)日：2014-01-08
申请号：CN201310424908.0
申请日：2007-12-10
Applicant: 莫塞德技术公司
IPC: G11C7/10
CPC classification number: G11C7/1045 , G11C7/1006 , G11C7/1051 , G11C7/1075 , G11C7/1078 , G11C2207/107
Abstract: 本发明提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。
-
公开(公告)号：CN101842896B
公开(公告)日：2013-11-06
申请号：CN200880114064.7
申请日：2008-12-18
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: H01L25/065 , H01L23/50 , H01L23/538
CPC classification number: H01L25/0657 , G11C5/02 , G11C5/066 , G11C16/06 , G11C19/00 , H01L21/76898 , H01L24/06 , H01L2224/05554 , H01L2225/06513 , H01L2225/06541 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01057 , H01L2924/01058 , H01L2924/01079 , H01L2924/01082 , H01L2924/10329 , H01L2924/14 , H01L2924/00
Abstract: 本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置的方法。该多芯片装置或者电路包括用于提供至少两个芯片的信号焊盘之间的并行连接的至少一个穿过芯片的过孔，和用于提供至少两个芯片的信号焊盘之间的串行或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共连接信号焊盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线对称地布置。为了提供这种布置，堆叠中的芯片以将大体相同的芯片交替翻转的方式布置。当堆叠多于两个芯片时在堆叠和翻转的芯片的信号焊盘之间提供至少一个串行连接。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.025 seconds)
