-
公开(公告)号：CN101479802A
公开(公告)日：2009-07-08
申请号：CN200780024668.8
申请日：2007-05-07
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4243 , G11C7/1066 , G11C29/50012 , G11C2207/2254
Abstract: 本发明提供一种快照数据训练的方法，以在单个读取操作中确定DQS使能信号的最优时序。这是通过首先将格雷码计数序列写到存储器和随后在单个突发中将其读回来实现的。控制器以发出命令的时间的固定间隔采样读取突发以确定循环延迟。简单的真值表查找确定最优的DQS使能时序用于正常读取。有利的，在正常读取操作期间，所使能的DQS信号的第一正边沿被用于采样在每次发出命令使能的计数器。如果计数器样本变化，指示已经发生时序漂移，可调整DQS使能信号以补偿漂移并维持处于DQS前同步码中心的位置。此技术也可被应用于使用反复方法以在上电时确定DQS使能时序的系统。本发明的另一个实施例是基于计数器的DQS锁存样本的简单、低等待时间时钟域跨越电路。
-
公开(公告)号：CN103903647B
公开(公告)日：2017-11-03
申请号：CN201410075753.9
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN101617371A
公开(公告)日：2009-12-30
申请号：CN200880005233.3
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G06F3/061 , G06F3/0655 , G06F3/0688 , G06F13/1694 , G11C7/1045 , G11C7/1078 , G11C7/1093 , G11C7/22 , G11C14/0018 , G11C16/0483 , G11C16/10 , G11C16/28 , G11C16/32 , H03K2005/00247 , Y02D10/14
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路(例如电压转换器电路)产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN103903647A
公开(公告)日：2014-07-02
申请号：CN201410075753.9
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN101479802B
公开(公告)日：2011-12-28
申请号：CN200780024668.8
申请日：2007-05-07
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4243 , G11C7/1066 , G11C29/50012 , G11C2207/2254
Abstract: 本发明提供一种快照数据训练的方法，以在单个读取操作中确定DQS使能信号的最优时序。这是通过首先将格雷码计数序列写到存储器和随后在单个突发中将其读回来实现的。控制器以发出命令的时间的固定间隔采样读取突发以确定循环延迟。简单的真值表查找确定最优的DQS使能时序用于正常读取。有利的，在正常读取操作期间，所使能的DQS信号的第一正边沿被用于采样在每次发出命令使能的计数器。如果计数器样本变化，指示已经发生时序漂移，可调整DQS使能信号以补偿漂移并维持处于DQS前同步码中心的位置。此技术也可被应用于使用反复方法以在上电时确定DQS使能时序的系统。本发明的另一个实施例是基于计数器的DQS锁存样本的简单、低等待时间时钟域跨越电路。
-
Patent Agency Ranking
公开(公告)号：CN101897119B
公开(公告)日：2014-04-30
申请号：CN200880120501.6
申请日：2008-12-04
Applicant: 莫塞德技术公司
IPC: G06F17/30
CPC classification number: G06F1/10 , G11C5/025 , G11C7/02 , G11C7/1051 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/1093 , G11C7/20 , G11C7/22 , G11C7/222 , H01L25/0657 , H01L2224/32145 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H04L7/0008 , H01L2924/00 , H01L2924/00012
Abstract: 一个系统包括存储器控制器和串联的多个半导体装置。每个装置存储数据。控制器提供用于同步装置操作的时钟。每个装置包括用使能信号选择性地使能或禁用的锁相环(PLL)。用使能信号使能所选装置的PLL，将其他装置的PLL禁用。使能的PLL提供具有90°倍数相移的多个再生时钟。数据传输和至少一个再生的时钟同步。在禁用PLL的装置中，数据传输和输入时钟同步。使能和禁用的PLL使装置分别为源同步时钟和公共同步时钟。分配给最后一个装置的装置标示符的最低有效位确定时钟对准：由控制器产生和数据边沿对准或中心对准的时钟。
-
公开(公告)号：CN101617371B
公开(公告)日：2014-03-26
申请号：CN200880005233.3
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G06F3/061 , G06F3/0655 , G06F3/0688 , G06F13/1694 , G11C7/1045 , G11C7/1078 , G11C7/1093 , G11C7/22 , G11C14/0018 , G11C16/0483 , G11C16/10 , G11C16/28 , G11C16/32 , H03K2005/00247 , Y02D10/14
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路(例如电压转换器电路)产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN103229240A
公开(公告)日：2013-07-31
申请号：CN201180056159.X
申请日：2011-05-03
Applicant: 莫塞德技术公司
Inventor： P·吉利厄姆
IPC: G11C5/14 , G11C11/4074 , G11C16/30
CPC classification number: G11C5/147 , G11C5/145 , G11C16/10 , G11C16/12 , G11C16/30 , H01L24/04 , H01L24/13 , H01L24/14 , H01L25/0657 , H01L2224/0401 , H01L2224/04042 , H01L2224/13009 , H01L2225/0651 , H01L2225/06541 , H01L2924/14 , H01L2924/1434 , Y10T29/49117 , H01L2924/00
Abstract: 本发明描述了用于共享集成电路装置中的内部电源的方法、系统和设备。包装（201）中包含多装置集成电路（200），该多装置集成电路（200）包括多个集成电路（202-205），每个集成电路具有内部电源。所描述的集成电路（202-205）示出了如何建立到内部电源的外部连接。连接（208-212）被提供给每个装置（202-205）的内部电源。系统的另一个实施例（500）提供由另一集成电路（501）禁用多个集成电路（502）、（503）和（504）中的调节器以降低功耗。所述方法包括提供装置并将内部电源连接在一起。本发明描述了具有适于所述系统和方法的电源（400）和用于禁用调节器（306）的附加电路（308）、（404）和（402）的集成电路（501）。
-
公开(公告)号：CN103098206A
公开(公告)日：2013-05-08
申请号：CN201180014372.4
申请日：2011-03-08
Applicant: 莫塞德技术公司
Inventor： P·吉利厄姆
CPC classification number: H01L21/82 , H01L23/3128 , H01L23/49816 , H01L24/06 , H01L24/48 , H01L24/49 , H01L24/73 , H01L24/92 , H01L25/0657 , H01L25/50 , H01L2224/04042 , H01L2224/05553 , H01L2224/05554 , H01L2224/06155 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/49175 , H01L2224/49433 , H01L2224/73265 , H01L2224/85399 , H01L2224/92247 , H01L2225/0651 , H01L2225/06562 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/014 , H01L2924/14 , H01L2924/1434 , H01L2924/1438 , H01L2924/15311 , H01L2924/181 , H01L2224/05599 , H01L2924/00 , H01L2224/48145 , H01L2924/00012 , H01L2224/45099
Abstract: 一种半导体器件，该半导体器件具有被安装在基底上的多个被堆叠的半导体裸片。每个裸片具有相似的尺寸。每个裸片具有沿该裸片的焊边布置的第一多个焊盘。将第一组裸片安装至所述基底，其中该焊边在第一方向上取向。将第二组裸片安装至所述基底，其中该焊边在与所述第一方向相反的第二方向上取向。每个裸片相对于剩余裸片在第二方向上横向偏移一段各自的横向偏移距离，使得在垂直于所述基底的方向上，每个裸片的焊盘不被放置在所述基底与所述剩余裸片的任一部分之间。多个焊线将焊盘连接至基底。还公开了一种制造半导体器件的方法。
-
公开(公告)号：CN102623039A
公开(公告)日：2012-08-01
申请号：CN201110397274.5
申请日：2008-12-04
Applicant: 莫塞德技术公司
CPC classification number: G06F1/10 , G11C5/025 , G11C7/02 , G11C7/1051 , G11C7/1066 , G11C7/1072 , G11C7/1078 , G11C7/1093 , G11C7/20 , G11C7/22 , G11C7/222 , H01L25/0657 , H01L2224/32145 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H04L7/0008 , H01L2924/00 , H01L2924/00012
Abstract: 一个系统包括存储器控制器和串联的多个半导体装置。每个装置存储数据。控制器提供用于同步装置操作的时钟。每个装置包括用使能信号选择性地使能或禁用的锁相环(PLL)。用使能信号使能所选装置的PLL，将其他装置的PLL禁用。使能的PLL提供具有90°倍数相移的多个再生时钟。数据传输和至少一个再生的时钟同步。在禁用PLL的装置中，数据传输和输入时钟同步。使能和禁用的PLL使装置分别为源同步时钟和公共同步时钟。分配给最后一个装置的装置标示符的最低有效位确定时钟对准：由控制器产生和数据边沿对准或中心对准的时钟。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.023 seconds)
