-
公开(公告)号：CN103903647B
公开(公告)日：2017-11-03
申请号：CN201410075753.9
申请日：2008-02-12
Applicant: 莫塞德技术公司
CPC classification number: G11C16/30 , G11C5/14 , G11C5/143 , G11C5/145 , G11C16/0483 , G11C16/08 , G11C16/10 , G11C16/12 , G11C16/14 , G11C16/26
Abstract: 一种存储器装置包括用于保存数据的核心存储器，例如闪速存储器。该存储器装置包括第一功率输入端以接收用于给该闪速存储器提供功率的第一电压。另外，该存储器装置包括第二功率输入端以接收第二电压。该存储器装置包括功率管理电路，其被配置成接收该第二电压和获得一个或多个内部电压。该功率管理电路提供或传送该内部电压到该闪速存储器。由该功率管理电路（例如电压转换器电路）产生的并且提供到该核心存储器的不同内部电压使能关于该核心存储器中的单元的操作，例如读取/编程/擦除。
-
公开(公告)号：CN102216997B
公开(公告)日：2014-10-01
申请号：CN201080003026.1
申请日：2010-02-12
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G11C5/063 , G11C5/02 , G11C5/06 , G11C16/30 , H01L21/50 , H01L24/73 , H01L25/0657 , H01L25/18 , H01L2224/0554 , H01L2224/05573 , H01L2224/13025 , H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/73265 , H01L2225/06513 , H01L2225/06517 , H01L2225/06541 , H01L2225/06596 , H01L2924/00014 , H01L2924/14 , H01L2924/15311 , H01L2924/00012 , H01L2924/00 , H01L2224/05599 , H01L2224/0555 , H01L2224/0556
Abstract: 本发明公开了一种包括堆和多个电通路的系统。该堆包括第一非易失性存储芯片和第二非易失性存储芯片，该第二非易失性存储芯片缺少至少一些非核心电路。多个电通路在该第一非易失性芯片和该第二非易失性存储芯片之间延伸，该电通路有助于使该第一非易失性存储芯片向该第二非易失性存储芯片提供器件操作所需的信号和电压。
-
公开(公告)号：CN101632128B
公开(公告)日：2014-07-30
申请号：CN200880005544.X
申请日：2008-02-13
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4243 , G06F13/4247
Abstract: 本发明提供一种页面编程操作的设备和方法。当使用所选择的存储器装置执行页面编程操作时，存储器控制器将数据载入到一个所选择的存储器装置的页面缓冲器、和另一个所选择的存储器装置的页面缓冲器中用来保存数据的备份副本。如果数据没有被成功地编程到所述一个所选择的存储器装置的存储器单元中，则所述存储器控制器从该另一个存储器装置的页面缓冲器恢复所述数据。由于数据的副本被保存在其它存储器装置的页面缓冲器中，所述存储器控制器不需要在其数据存储元件中本地保存所述数据。
-
公开(公告)号：CN103814628A
公开(公告)日：2014-05-21
申请号：CN201280045563.1
申请日：2012-09-18
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
CPC classification number: H01L25/0657 , G11C5/147 , G11C11/4074 , H01L25/18 , H01L2224/16 , H01L2225/06513 , H01L2225/06541
Abstract: 本文公开了用于在使用用于层间芯片互连的TSV的3D存储多芯片封装中的从芯片当中有效地调节功率的结构和相关过程。所公开的技术使用在一个或多个从芯片上的单独的电压调节器用于内部电压（例如字线驱动器电压（VPP）、反向偏压（VBB）、数据线电压（VDL）和位线预充电电压/单元板电压（VBLP/VPL））的准确的电平控制。使用在一个或多个从芯片上的调节器不仅允许在一般存储器堆叠操作期间的功率电平的精确调节，而且提供对例如由制造工艺变化而引起的功率电平的小变化的容许量。而且，与在多芯片封装的每个芯片上提供完整功率发生器的技术比较，更少的芯片有效面积被使用。
-
公开(公告)号：CN103814410A
公开(公告)日：2014-05-21
申请号：CN201280045214.X
申请日：2012-09-17
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: G11C29/00 , G11C11/4063 , G11C17/16
CPC classification number: G11C29/785 , G11C29/44 , G11C2029/1206 , G11C2029/4402
Abstract: 公开了可包括第一层的系统和方法，该第一层包括第一冗余存储元件、输入/输出接口、第一层熔丝盒和熔丝烧断控制。这些系统和方法还可以包括通过第一连接耦合到第一层的第二层，该第二层包括第二层存储元件和耦合到第一冗余存储元件的第二层熔丝盒。此外，这些系统和方法还可以包括耦合到第一层的冗余寄存器，其中当第二层存储元件的部分出现故障时，冗余寄存器向熔丝烧断控制提供信息，该熔丝烧断控制通过在第一层熔丝盒和第二层熔丝盒中烧断元件来分配第一冗余存储元件的部分，以便为第二层存储元件的故障部分提供冗余。
-
Patent Agency Ranking
公开(公告)号：CN103714841A
公开(公告)日：2014-04-09
申请号：CN201310261739.3
申请日：2007-03-26
Applicant: 莫塞德技术公司
Inventor： 金镇祺
CPC classification number: G06F13/4247 , G06F13/1684 , G06F13/4234 , G11C16/06 , H01L24/48 , H01L2224/32145 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2924/00014 , H01L2924/10253 , H01L2924/12041 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/00 , H01L2224/45099 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
Abstract: 一种闪烁存储器系统在系统级封装（SIP）外壳中实现，所述系统包括闪烁存储器控制器和多个闪烁存储器设备。SIP涉及包括多个集成电路（芯片）的单个封装或者模块。闪烁存储器控制器被配置为和外部系统以及所述SIP中的多个存储器设备接口。所述存储器设备被配置在菊花链级联布置中，由闪烁存储器控制器通过经菊花链级联发送的命令控制。
-
公开(公告)号：CN103500582A
公开(公告)日：2014-01-08
申请号：CN201310424908.0
申请日：2007-12-10
Applicant: 莫塞德技术公司
IPC: G11C7/10
CPC classification number: G11C7/1045 , G11C7/1006 , G11C7/1051 , G11C7/1075 , G11C7/1078 , G11C2207/107
Abstract: 本发明提供了一种方法和系统，其允许使用串行存取或者使用并行存取来执行存取一个或者多个存储体的方法。在串行模式中，每一链路作为独立的串行链路操作。相反，在并行模式期间，链路作为并行链路共同操作。其中，在串行模式中，对于每一链路独立地接收输入和输出控制，在并行模式期间，所有的链路共同使用单组输入和输出控制。
-
公开(公告)号：CN101842896B
公开(公告)日：2013-11-06
申请号：CN200880114064.7
申请日：2008-12-18
Applicant: 莫塞德技术公司
Inventor： 潘弘柏
IPC: H01L25/065 , H01L23/50 , H01L23/538
CPC classification number: H01L25/0657 , G11C5/02 , G11C5/066 , G11C16/06 , G11C19/00 , H01L21/76898 , H01L24/06 , H01L2224/05554 , H01L2225/06513 , H01L2225/06541 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01027 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01057 , H01L2924/01058 , H01L2924/01079 , H01L2924/01082 , H01L2924/10329 , H01L2924/14 , H01L2924/00
Abstract: 本发明提供一种多芯片装置和堆叠多个大体相同的芯片来生成该装置的方法。该多芯片装置或者电路包括用于提供至少两个芯片的信号焊盘之间的并行连接的至少一个穿过芯片的过孔，和用于提供至少两个芯片的信号焊盘之间的串行或者菊花链连接的至少一个穿过芯片的过孔。公共连接信号焊盘相对于复制的公共连接信号焊盘关于芯片的中线对称地布置。输入信号焊盘相对于相应的输出信号焊盘关于芯片的中线对称地布置。为了提供这种布置，堆叠中的芯片以将大体相同的芯片交替翻转的方式布置。当堆叠多于两个芯片时在堆叠和翻转的芯片的信号焊盘之间提供至少一个串行连接。
-
公开(公告)号：CN103366799A
公开(公告)日：2013-10-23
申请号：CN201310246837.X
申请日：2007-12-21
Applicant: 莫塞德技术公司
IPC: G11C11/408 , G11C7/10
CPC classification number: G06F13/4022 , G11C7/1048 , G11C7/18 , G11C11/408
Abstract: 本发明提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。
-
公开(公告)号：CN101611453B
公开(公告)日：2013-07-10
申请号：CN200780051575.4
申请日：2007-12-21
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4022 , G11C7/1048 , G11C7/18 , G11C11/408
Abstract: 本发明提供的一种存储器系统具有多个存储体和多个链路控制器。对于每一存储体，存在第一切换逻辑，用于接收用于每一链路控制器的输出，并且用于传递仅一个链路控制器的输出到所述存储体。对于每一链路控制器，存在第二切换逻辑，用于接收每一存储体的输出，并且用于传递仅一个存储体的输出到所述链路控制器。根据本发明的实施例，存在切换控制器逻辑，用于控制所述第一切换逻辑和所述第二切换逻辑二者的操作，来防止多个链路控制器对同一存储体的同时或者交迭的存取，并且用于防止由同一链路控制器对多个体的同时或者交迭存取。
-
-
-
-
-
-
-
-
-
Search Results
185
records
(took 0.034 seconds)
