-
公开(公告)号：CN117036147A
公开(公告)日：2023-11-10
申请号：CN202311057145.0
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·考克 , L·L·赫德 , D·金 , M·B·麦克弗森 , J·C·韦斯特 , 陈峰 , F·阿赫巴里 , N·斯里尼瓦萨 , N·R·萨蒂什 , J·雷 , P·T·唐 , M·S·斯特里克兰 , 陈晓明 , 姚安邦 , T·史佩斯曼
Abstract: 本申请公开了计算优化机制。公开了一种用于促进计算优化的装置。该装置包括分类逻辑，该分类逻辑用于基于浮点线程操作的位深度将处理线程分类到数个线程组中。
-
公开(公告)号：CN112069459A
公开(公告)日：2020-12-11
申请号：CN202010951887.8
申请日：2019-03-25
Applicant: 英特尔公司
IPC: G06F17/16
Abstract: 所公开的实施例涉及用于稀疏‑密集矩阵指令的加速器。在一个示例中，一种用于执行稀疏‑密集矩阵乘法指令的处理器，包括：取出电路，用于取出稀疏‑密集矩阵乘法指令，稀疏‑密集矩阵乘法指令具有用于指定操作码、密集输出矩阵、密集源矩阵、和具有非零元素的稀疏度的稀疏源矩阵的字段，稀疏度小于一；解码电路，用于对所取出的稀疏‑密集矩阵乘法指令解码；执行电路，用于执行经解码的稀疏‑密集矩阵乘法指令以对于所指定的稀疏源矩阵的行M和列K处的每个非零元素进行以下操作：生成该非零元素与所指定的密集源矩阵的行K和列N处的每个对应密集元素的乘积；以及生成每个所生成的乘积与所指定的密集输出矩阵的行M和列N处的对应输出元素的先前值的累加和。
-
公开(公告)号：CN111932434A
公开(公告)日：2020-11-13
申请号：CN202010801699.7
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·考克 , L·L·赫德 , D·金 , M·B·麦克弗森 , J·C·韦斯特 , 陈峰 , F·阿赫巴里 , N·斯里尼瓦萨 , N·R·萨蒂什 , J·雷 , P·T·唐 , M·S·斯特里克兰 , 陈晓明 , 姚安邦 , T·史佩斯曼
Abstract: 公开了一种用于促进计算优化的装置。该装置包括分类逻辑，该分类逻辑用于基于浮点线程操作的位深度将处理线程分类到数个线程组中。
-
Patent Agency Ranking
公开(公告)号：CN110288509A
公开(公告)日：2019-09-27
申请号：CN201910576830.1
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： A·R·阿普 , A·考克 , L·L·赫德 , D·金 , M·B·麦克弗森 , J·C·韦斯特 , 陈峰 , F·阿赫巴里 , N·斯里尼瓦萨 , N·R·萨蒂什 , J·雷 , P·T·唐 , M·S·斯特里克兰 , 陈晓明 , 姚安邦 , T·史佩斯曼
Abstract: 公开了一种用于促进计算优化的装置。该装置包括分类逻辑，该分类逻辑用于基于浮点线程操作的位深度将处理线程分类到数个线程组中。
-
公开(公告)号：CN108734645A
公开(公告)日：2018-11-02
申请号：CN201810368245.8
申请日：2018-04-23
Applicant: 英特尔公司
Inventor： N·斯里尼瓦萨 , J·雷 , N·C·加洛泊凡博列斯 , B·阿什博 , P·萨蒂 , 陈峰 , B·拉克舍玛南 , E·乌尔德-阿迈德-瓦尔 , 马立伟 , L·L·赫德 , A·R·阿普 , J·C·韦斯特 , S·S·巴格索克希 , J·E·高茨克里奇 , C·萨科斯维尔 , F·阿赫巴里 , D·金 , A·考克 , N·R·萨蒂什
Abstract: 本申请公开了神经网络优化机制。公开了一种用于促进神经网络(NN)优化的方法。所述设备包括优化逻辑，所述优化逻辑用于：将NN拓扑限定为具有一个或多个宏层；调节所述一个或多个宏层以便适配所述NN的输入和输出部件；并且基于所述一个或多个宏层训练所述NN。
-
公开(公告)号：CN108694689A
公开(公告)日：2018-10-23
申请号：CN201810307374.6
申请日：2018-04-08
Applicant: 英特尔公司
CPC classification number: G06N3/0445 , G06F9/5038 , G06F2209/5021 , G06N3/0454 , G06N3/063 , G06N3/084 , G06T1/20 , G06F9/5027 , G06F15/8007
Abstract: 公开了一种用于促进工作负荷调度的装置。所述装置包括：一个或多个客户机，一个或多个处理单元，所述一个或多个处理单元用于处理从所述一个或多个客户机接收的工作负荷，所述一个或多个处理单元包括硬件资源以及调度逻辑，所述调度逻辑用于调度所述硬件资源的直接访问给所述一个或多个客户机以处理所述工作负荷。
-
公开(公告)号：CN104204991A
公开(公告)日：2014-12-10
申请号：CN201280072145.1
申请日：2012-03-30
Applicant: 英特尔公司
CPC classification number: G06F7/36 , G06F7/32 , G06F9/30014 , G06F9/30021 , G06F9/30032 , G06F9/30036 , G06F9/3005 , G06F9/3012 , G06F9/3867
Abstract: 描述了一种半导体芯片，其包括具有功能单元的指令执行单元，功能单元具有最小和最大比较电路以及随后的交织电路，最小和最大比较电路分别用于标识来自两个不同的已排序元素集合的相同位置元素的最小值和最大值，交织电路用于交织所述最小值和最大值以帮助形成第三已排序集合，该第三已排序集合由来自所述不同集合的元素组成并大于所述不同集合中的每个集合。
-
公开(公告)号：CN102201127A
公开(公告)日：2011-09-28
申请号：CN201110081503.2
申请日：2011-03-25
Applicant: 英特尔公司
IPC: G06T17/00
CPC classification number: G06T15/00 , G06T13/00 , G06T17/005 , G06T2200/28
Abstract: 减少视觉模拟循环的总计算时间的方法包括通过在执行特定阶段的计算之前使公用数据结构适应每个特定阶段的要求来在视觉模拟循环的每个阶段上共享公用数据结构。
-
-
-
-
-
-
-
Search Results
38
records
(took 0.029 seconds)
