-
公开(公告)号：CN102520961A
公开(公告)日：2012-06-27
申请号：CN201110433068.5
申请日：2011-12-22
Applicant: 福州大学
Abstract: 本发明涉及SOC设计技术领域，特别是一种片外在线可编程的SOC系统及其控制方法，该系统包括SOC芯片、片外Nflash/Norflash以及片外开关，所述SOC芯片由SOC最小系统、串口控制器、Nflash/Norflash控制器和复位控制CCU模块组成，所述SOC最小系统包括CPU、内部存储器和片内总线；该系统的控制方法为：在计算机上完成软件编译，通过片外开关的选择控制，将SOC系统切换到编程模式，将编译的可执行文件数据下载到片外Nflash/Norflash存储器中，然后再切换到正常工作模式，进行系统运行。该系统及其控制方法不仅有利于软件系统的开发，而且易于调试，调试过程芯片不易损坏。
-
公开(公告)号：CN102495356A
公开(公告)日：2012-06-13
申请号：CN201110388659.5
申请日：2011-11-30
Applicant: 福州大学
IPC: G01R31/3183
Abstract: 本发明涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理方法，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端接至所述寄存器的复位端。该方法不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。
-
公开(公告)号：CN102457266A
公开(公告)日：2012-05-16
申请号：CN201210001150.5
申请日：2012-01-05
Applicant: 福州大学
IPC: H03K19/094
Abstract: 本发明涉及一种基于阈值逻辑的SET/MOS混合结构的2:1复用器，该复用器电路仅由2个阈值逻辑门和1个反相器构成，共消耗3个PMOS管，3个NMOS管和3个SET，其输入输出电压间具有较好的兼容性，输出电压具有较大的摆幅。与基于布尔逻辑的CMOS2:1复用器相比，电路功耗明显下降，管子数目得到了一定的减少，电路结构得到了进一步的简化。该复用器能够在信号传输、数据传递、数据总线控制等领域中得到应用，有利于降低电路功耗，节省芯片面积，提高电路的集成度。
-
公开(公告)号：CN102435818A
公开(公告)日：2012-05-02
申请号：CN201110376227.2
申请日：2011-11-24
Applicant: 福州大学
IPC: G01R19/00
Abstract: 本发明涉及一种高精度动态比较器的测试方法，首先，通过一钟控SR锁存器判断该比较器输出状态，并将判断后的输出信号输入一单位增益放大器；其次，提供一二阶积分器，对所述单位增益放大器输出经过缓冲器后信号的正、负进行正向积分或反向积分后，为所述比较器提供一反馈电压。另外，本发明提供一种实现上述方法的测试电路，本发明只要通过对动态比较器的一次仿真就可以获得输入失调电压，并且测试精度可人为控制，实现了测试的快速性及准确可调性。
-
公开(公告)号：CN102394610A
公开(公告)日：2012-03-28
申请号：CN201110376226.8
申请日：2011-11-24
Applicant: 福州大学
Abstract: 本发明涉及一种高精度电压比较器及其设计方法，其采用四级前置放大器，将前级输入信号进行放大处理后，由后级Latch锁存再生电路通过正反馈将信号放大到后级电路能够识别的幅度；同时各级间采用输入失调存储和输出失调存储级联技术来消除输入失调电压的影响。本发明采用带前置放大器的新型动态锁存比较器充分结合了传统比较器的优点，电路结构简单，速度快，精度高。
-
Patent Agency Ranking
公开(公告)号：CN111669180B
公开(公告)日：2024-06-04
申请号：CN202010702642.1
申请日：2020-07-18
Applicant: 福州大学
IPC: H03M1/46
Abstract: 本发明涉及一种基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法。所述电路包括第一电容阵列、第二电容阵列、比较器、2个切换开关组、2个采样开关，第一、第二电容阵列的电容顶板DACP、DACN分别与比较器连接，DACP和DACN还分别经2个采样开关与共模电平Vcm连接，第一、第二电容阵列中电容的底板经第一、第二切换开关组与基准电平Vref、地电平Vss、共模电平Vcm、输入电平Vip或者Vin连接；比较器包括依次连接的动态预放大器、动态锁存器，动态预放大器的两输入端分别作为比较器的同相、反相输入端，动态锁存器输出端作为比较器的输出端。本发明相比于传统型电容阵列节省了最高位权重电容，且相比于顶板采样的电容阵列开关切换结构，可以实现更好的ADC精度。
-
公开(公告)号：CN111669179B
公开(公告)日：2024-06-04
申请号：CN202010702646.X
申请日：2020-07-18
Applicant: 福州大学
IPC: H03M1/38
Abstract: 本发明涉及一种用于SAR ADC电容阵列的新型单向开关切换电路及其控制方法。所述电路包括第一电容阵列、第二电容阵列、比较器、2个切换开关组、2个采样开关，第一电容阵列的电容顶板DACP、第二电容阵列的电容顶板DACN分别与比较器的同相输入端、反相输入端连接，DACP和DACN还分别经2个采样开关与地电平Vss连接，第一电容阵列中电容的底板、第二电容阵列中电容的底板分别经第一切换开关组、第二开关组与基准电平Vref、地电平Vss、共模电平Vcm、输入电平Vip或者输入电平Vin连接。本发明相比于顶板采样的电容阵列开关切换结构，可以实现更好的ADC精度，且本发明开关切换方法实现了一个极低的开关切换功耗，在低功耗传感器产品中有巨大的应用前景。
-
公开(公告)号：CN111669180A
公开(公告)日：2020-09-15
申请号：CN202010702642.1
申请日：2020-07-18
Applicant: 福州大学
IPC: H03M1/46
Abstract: 本发明涉及一种基于Vcm的超低功耗SAR ADC开关切换结构及其开关切换方法。所述电路包括第一电容阵列、第二电容阵列、比较器、2个切换开关组、2个采样开关，第一、第二电容阵列的电容顶板DACP、DACN分别与比较器连接，DACP和DACN还分别经2个采样开关与共模电平Vcm连接，第一、第二电容阵列中电容的底板经第一、第二切换开关组与基准电平Vref、地电平Vss、共模电平Vcm、输入电平Vip或者Vin连接；比较器包括依次连接的动态预放大器、动态锁存器，动态预放大器的两输入端分别作为比较器的同相、反相输入端，动态锁存器输出端作为比较器的输出端。本发明相比于传统型电容阵列节省了最高位权重电容，且相比于顶板采样的电容阵列开关切换结构，可以实现更好的ADC精度。
-
公开(公告)号：CN104883189B
公开(公告)日：2018-05-25
申请号：CN201510303768.0
申请日：2015-06-04
Applicant: 福州大学
IPC: H03M3/00
Abstract: 本发明提出一种包含级间路径的级联结构Sigma‑Delta调制器，其特征在于：包括第一级调制器、第二级调制器及一条级间模拟路径；所述第一级调制器与第二级调制器级联；该路径包含一个系数模块、一个单位延时模块。本发明实现了4阶噪声整形功能。使得改进结构增加了一阶噪声整形功能，噪声抑制能力大大提高；其次，减少了积分器的使用，从而降低了电路功耗和系统时序的复杂度，节约了版图面积；在增加系统信噪比的同时，保证了系统的输入过载值和系统的稳定性没有较大的改变。与现有调制器相比更能满足高精度、低功耗的应用需求，在音频、传感等领域将会有巨大的发展空间。
-
公开(公告)号：CN104833446B
公开(公告)日：2017-07-04
申请号：CN201510233069.3
申请日：2015-05-08
Applicant: 福州大学
IPC: G01K15/00
Abstract: 本发明涉及一种CMOS温度传感芯片测试系统。包括温控温箱及置于所述温控温箱内的FPGA模块、用于搭载待测温度传感芯片的待测芯片搭载模块、LCD显示模块、DAC电路、低通滤波电路；所述温控温箱由所述FPGA模块控制进行待测温度传感芯片的测试温度的自动调整；FPGA模块通过所述待测芯片搭载模块为待测温度传感芯片提供测试时序，并通过DAC电路及低通滤波电路为待测温度传感芯片提供标准正弦信号，将待测温度传感芯片输出的信号与标准正弦信号比较，进而处理获取待测温度传感芯片的参数；LCD显示模块用于实现人机交互及测试时待测温度传感芯片的参数的显示。本发明投入设备少，搭建简单，可拓展性强，对于不同的待测芯片只需简单的硬件搭载平台的搭建就能完成测试。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.024 seconds)
