-
公开(公告)号:CN105550449A
公开(公告)日:2016-05-04
申请号:CN201510939392.2
申请日:2015-12-15
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种石墨烯高频特性模型及其参数提取方法,包括:石墨烯本征模型,包括四个本征单元,四个所述本征模型单元之间串联;第一金属接触模型,包括第一接触电阻和第一结电容,所述第一接触电阻和所述第一结电容并联;第二金属接触模型,包括第二接触电阻和第二结电容,所述第二接触电阻和所述第二结电容并联;接地耦合模型,包括三个接地耦合单元,每个所述接地耦合单元包括第一等效电容、第二等效电容、第三等效电容和第一等效电阻;两端耦合模型,包括第四等效电容、第五等效电容和第二等效电阻;参数提取方法,包括带等效电感和等效电容的优化目标函数。本发明具有如下优点:能准确地反映石墨烯的高频特性、耦合特性。
-
公开(公告)号:CN104882158A
公开(公告)日:2015-09-02
申请号:CN201510271673.5
申请日:2015-05-25
Applicant: 清华大学
IPC: G11C11/413
Abstract: 本发明涉及一种可编程式静态随机存储器同步时钟模块电路,属于集成电路设计领域。该电路包括:该模块电路包括由NMOS管和PMOS管组成的9个反相器,1个两输入与非门,2个两输入或非门,2个传输门,1个由4个反相器串联组成的反相器级联缓冲模块,1个时钟编码电路;该模块能够根据读写操作的不同自动生成所需要的灵敏放大器使能信号、位线预充电信号、驱动译码器输出字线信号、瞬态负位线使能信号等,很大程度的简化SRAM时序控制难度。通过外围信号控制以实现不同的操作时序,同样简化时序控制难度。
-
公开(公告)号:CN102087678A
公开(公告)日:2011-06-08
申请号:CN201110003028.7
申请日:2011-01-07
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明涉及通过时域划分实现并行计算的电路仿真方法,属于集成电路设计技术领域;该方法包括:给定一个电路仿真的输入文件,该文件用于描述需要仿真的电路的拓扑结构、外部激励信号以及仿真参数;根据实际的计算资源的情况将仿真时间平均分割成若干片段;相邻的两个时间片段之间有一部分重叠的时间;对于每个时间片段单独进行瞬态分析;不同的时间片段利用不同线程或不同进程在不同的计算单元上同时进行;在所有的时间片段的瞬态分析都完成之后,对所有的时间片段的瞬态分析得到的结果进行波形拼接,得到整个仿真时间范围电路各个节点的电压的波形,再进一步的处理得到其它所需要的信息。本发明可提高电路设计效率,缩短电路产品的上市时间。
-
公开(公告)号:CN116595935A
公开(公告)日:2023-08-15
申请号:CN202310504701.8
申请日:2023-05-06
Applicant: 清华大学
IPC: G06F30/392
Abstract: 本公开提出一种工艺设计包构建及跨工艺电路设计方法、装置及电子设备,方法包括:将与目标工艺相关的配置文件的文件路径写入总配置yaml文件,并读取总配置yaml文件以获取目标配置文件,并利用预设规则对目标配置文件进行规范化处理,其中,目标配置文件包括版图层级文件和标准单元库文件,以及基于处理结果构建目标工艺的工艺设计包,而在电路设计过程中,只需要将工艺抽象为统一规范的设计包,针对不同工艺只需调用对应的工艺设计包,而复用设计好的电路的结构信息,从而切换工艺时不需要重新设计整个电路,实现工艺泛化的目的,大大提高电路设计的复用性和设计效率,有效地解决了电路设计中重复设计同一种电路的问题。
-
公开(公告)号:CN115221835B
公开(公告)日:2023-07-07
申请号:CN202210894286.7
申请日:2022-07-27
Applicant: 清华大学
IPC: G06F30/398 , G06F30/392 , G06F16/901 , G06F16/909
Abstract: 本发明公开了一种芯片设计的物理验证方法及装置,该方法包括:根据芯片版图设计的模拟电路,确定模拟电路的物理验证模块;其中,物理验证模块,包括矩形数据模块和规则约束模块,对矩形数据模块需要查询矩形的进行空间索引,判断是否满足规则约束模块的电路布局验证和设计规则检查的约束条件;若是,对矩形数据模块中矩形进行对应层级的空间数据索引得到满足第一预设条件的第一矩形和第二预设条件的第二矩形;对第一矩形进行电路布局验证以及对第二矩形进行设计规则检查验证,根据矩形验证结果进行芯片设计的物理验证。本发明可以可以应对布局当中产生的复杂的图形变换情况,可以有效的运行在模拟电路自动化工具中,实现芯片设计的物理验证。
-
公开(公告)号:CN116167320A
公开(公告)日:2023-05-26
申请号:CN202310037019.2
申请日:2023-01-10
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
IPC: G06F30/373 , G06F111/06
Abstract: 本发明公开了一种模拟集成电路对称约束的自动布局方法与装置,该方法包括:获取基于模拟集成电路的对称对序列数据,基于对称对序列数据中的约束模块构建序列对;利用模拟退火优化方法对序列对进行数据筛选,得到满足预设条件的序列对的筛选结果;根据筛选结果将满足预设条件的序列对进行还原操作,得到模拟集成电路的对称约束的部分布局结果;以及,基于预设的对称模式,利用满足预设条件的序列对和部分布局结果计算对称部分的布局结果,以得到模拟集成电路的对称约束的整体布局结果。本发明主要实现模拟集成电路的对称约束的自动布局,对于提高设计效率、缩短研发周期具有重要意义。
-
公开(公告)号:CN114186526A
公开(公告)日:2022-03-15
申请号:CN202111512370.X
申请日:2021-12-08
Applicant: 清华大学
IPC: G06F30/394 , G06F30/398 , G06F115/06
Abstract: 本申请涉及集成电路技术领域,尤其涉及一种基于R树MBR算法的集成电路自动打孔方法及装置。其中,一种基于R树MBR算法的集成电路自动打孔方法,包括:对每一个生成的金属矩形进行空间索引,确定生成的金属矩形与相邻层的金属矩形的重叠区域;保证所有重叠区域通过DRC规则检查;根据通过DRC规则检查的重叠区域,对集成电路进行自动打孔。采用上述方案的本申请通过空间索引,能够自动检索满足条件的重合区域,再根据DRC规则,对重合区域进行自动打孔,从而提高电路设计效率,缩短电路产品的上市时间。
-
公开(公告)号:CN109164372A
公开(公告)日:2019-01-08
申请号:CN201810827376.8
申请日:2018-07-25
Applicant: 清华大学
IPC: G01R31/28
Abstract: 本发明公开了一种集成电路元器件特性数据预测方法及装置,其中,方法包括以下步骤:对待测器件的特性曲线进行分段,以得到分段后的特性曲线;在分段后的特性曲线中每段曲线上生成相同数量的数据点,并对每段曲线通过样条插值预测得到预测曲线;在预测曲线不满足预设条件时,对预测曲线通过样条插值得到所需数据点。该方法通过曲线线型进行分段插值,效解决插值点直接无法匹配的问题,能有效减少每个器件的测试点数,从而有效降低整体的测试代价,有效提高预测的实用性,成本低、效率高,简单易实现。
-
公开(公告)号:CN105550449B
公开(公告)日:2018-11-09
申请号:CN201510939392.2
申请日:2015-12-15
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种石墨烯高频特性模型及其参数提取方法,包括:石墨烯本征模型,包括四个本征模型单元,所述四个本征模型单元之间串联;第一金属接触模型,包括第一接触电阻和第一结电容,所述第一接触电阻和所述第一结电容并联;第二金属接触模型,包括第二接触电阻和第二结电容,所述第二接触电阻和所述第二结电容并联;接地耦合模型,包括三个接地耦合单元,每个所述接地耦合单元包括第一等效电容、第二等效电容、第三等效电容和第一等效电阻;两端耦合模型,包括第四等效电容、第五等效电容和第二等效电阻;参数提取方法,包括带等效电感和等效电容的优化目标函数。本发明具有如下优点:能准确地反映石墨烯的高频特性、耦合特性。
-
公开(公告)号:CN102087678B
公开(公告)日:2012-07-11
申请号:CN201110003028.7
申请日:2011-01-07
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明涉及通过时域划分实现并行计算的电路仿真方法,属于集成电路设计技术领域;该方法包括:给定一个电路仿真的输入文件,该文件用于描述需要仿真的电路的拓扑结构、外部激励信号以及仿真参数;根据实际的计算资源的情况将仿真时间平均分割成若干片段;相邻的两个时间片段之间有一部分重叠的时间;对于每个时间片段单独进行瞬态分析;不同的时间片段利用不同线程或不同进程在不同的计算单元上同时进行;在所有的时间片段的瞬态分析都完成之后,对所有的时间片段的瞬态分析得到的结果进行波形拼接,得到整个仿真时间范围电路各个节点的电压的波形,再进一步的处理得到其它所需要的信息。本发明可提高电路设计效率,缩短电路产品的上市时间。
-
-
-
-
-
-
-
-
-