-
公开(公告)号：CN101075628B
公开(公告)日：2014-01-08
申请号：CN200710084807.8
申请日：2007-02-27
Applicant: 株式会社日立制作所
CPC classification number: H01L27/228 , G11C11/1653 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693
Abstract: 本发明提供一种半导体器件，在利用自旋注入磁化反转的存储器中，实现高速动作时的低电流重写动作，抑制每个存储器单元的离差，并抑制读出干扰。在进行重写前，提供弱脉冲，使自旋状态不稳定，降低重写电流。利用重写电流在脉冲宽度中非线性地增大的区域进行读出，对干扰进行抑制。进而，通过利用位线电荷使注入自旋量恒定的驱动方法来抑制离差。
-
公开(公告)号：CN101067967B
公开(公告)日：2013-04-10
申请号：CN200610147055.0
申请日：2006-11-14
Applicant: 株式会社日立制作所
IPC: G11C11/15
CPC classification number: G11C11/15
Abstract: 一种磁性存储装置包括磁隧道结(MTJ)，具有铁磁自由层，表现出第一相对较高的阻态和第二相对较低的阻态。为了写入磁性存储装置，驱动电流IMTJ(125)通过MTJ。对于第一持续时间，该电流等于DC阈值电流，为在第一态和第二态之间转换多层结构所需的DC电流。这在自由层中产生出C形畴结构。对于第二持续时间，电流IMTJ比DC阈值电流大。这引起MTJ转换态。引起该转换所需的电流小于使用均匀电流脉冲(127)所需的电流。
-
公开(公告)号：CN101276641B
公开(公告)日：2012-05-23
申请号：CN200810005561.5
申请日：2008-02-15
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/4076
CPC classification number: G11C7/04 , G11C7/1066 , G11C7/1072 , G11C7/22 , G11C7/222 , G11C11/4076 , G11C2207/2272
Abstract: 本发明提供一种半导体存储器件，该半导体器件为了稳定地实现以所指定的延迟、外部时钟频率进行的动作，而与制造偏差、动作电压偏差、温度变化相对应地产生适当的内部定时信号。该半导体存储器件具有第一延迟电路块和第二延迟电路块，其中，上述第一延迟块用于产生要在由外部输入指令周期确定的列周期时间进行动作的电路块的定时信号，上述第二延迟电路块用于将整体的延迟量调节为由外部时钟和延迟确定的访问时间与列周期时间的差。这些延迟电路块按照列延迟、动作频率而将各延迟电路的延迟量调节为适当的值，并且与处理、动作电压的偏差、动作温度的变化对应地调节延迟量。
-
公开(公告)号：CN1677564B
公开(公告)日：2012-02-08
申请号：CN200510053069.1
申请日：2005-03-07
Applicant: 株式会社日立制作所
IPC: G11C11/409 , H01L27/108
CPC classification number: G11C11/4091 , G11C7/065 , G11C2207/065 , H01L27/10897
Abstract: 本发明提供一种半导体存储器件。在进行细微化时，读出放大器的偏置增加、读出时产生误动作，芯片的成品率降低。具有由多个下拉电路和一个上拉电路构成的读出放大电路。此外，在多个下拉电路中的一个下拉电路中，构成下拉电路的晶体管与构成另一个下拉电路的晶体管相比，沟道长度和沟道宽度这样的常数更大。另外，多个下拉电路中，晶体管常数大的下拉电路先被激活，之后再激活另一个下拉电路和上拉电路，从而进行读出。
-
公开(公告)号：CN101075631B
公开(公告)日：2010-05-26
申请号：CN200710084808.2
申请日：2007-02-27
Applicant: 株式会社日立制作所
CPC classification number: G11C11/16 , G11C8/08 , G11C11/1675 , H01L27/228
Abstract: 本发明提供一种半导体器件，在使用了自旋注入磁化反转技术的MRAM中，用小型的存储单元实现充分的改写动作，并且抑制读出干扰的同时使读出电流变大。在隧道磁阻元件的自由层位于位线侧的情况下使用PMOS晶体管，在隧道磁阻元件的固定层位于位线侧的情况下使用NMOS晶体管，用源极接地来进行反平行化改写。通过在反平行改写方向进行读出动作，提高读出写入动作裕度。
-
Patent Agency Ranking
公开(公告)号：CN101425328A
公开(公告)日：2009-05-06
申请号：CN200810183830.7
申请日：2007-02-27
Applicant: 株式会社日立制作所
IPC: G11C11/16
CPC classification number: H01L27/228 , G11C11/1653 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C11/1693
Abstract: 本发明提供一种半导体器件，在利用自旋注入磁化反转的存储器中，实现高速动作时的低电流重写动作，抑制每个存储器单元的离差，并抑制读出干扰。在进行重写前，提供弱脉冲，使自旋状态不稳定，降低重写电流。利用重写电流在脉冲宽度中非线性地增大的区域进行读出，对干扰进行抑制。进而，通过利用位线电荷使注入自旋量恒定的驱动方法来抑制离差。
-
公开(公告)号：CN1992079A
公开(公告)日：2007-07-04
申请号：CN200610126577.2
申请日：2006-08-28
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C11/409 , G11C11/4091
CPC classification number: G11C7/1027 , G11C7/1012 , G11C7/1048 , G11C7/1051 , G11C7/1066 , G11C7/1069 , G11C7/1072 , G11C7/1078 , G11C7/1096 , G11C7/12 , G11C7/22 , G11C11/4076 , G11C11/4091 , G11C11/4093 , G11C11/4094 , G11C11/4096 , G11C29/028 , G11C2207/002
Abstract: 本发明提供一种半导体器件，在包含DRAM等半导体存储器的半导体器件中，实现动作余量的增大和消耗功率的降低。例如，具有由副放大器(SAMP)对从读出放大器阵列(SAA)读出到本地输入输出线(LIO)上的信号进行放大并传送到主输入输出线(MIO)的列系统电路。在各副放大器(SAMP)中，设有例如可以按照读起动信号(RD1、2)设定2种电流的电流控制电路(IC)。读起动信号(RD1、2)，通过时序控制电路的控制，在与突发读出动作的周期数对应的时刻生成。在存储体激活后紧接着的突发读出动作周期中，由(RD1)将电流控制电路(IC)的电流设定得较大，在后续的读出周期中，由(RD2)将电流控制电路(IC)的电流设定得较小。
-
公开(公告)号：CN1909114A
公开(公告)日：2007-02-07
申请号：CN200610108315.3
申请日：2006-08-01
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
CPC classification number: G06F11/1044 , G11C2029/0409
Abstract: 本发明提供一种半导体存储器件，该半导体存储器件抑制面积损失，并且小型化时的动作余量大。例如，对于DRAM等的存储阵列(ARY)，采用由64位数据位和9位校验位构成的纠错码方式，使伴随该纠错码方式的纠错码电路(ECC)与读出放大器串(SAA)相邻地配置。在芯片内，除了设置有由这种存储阵列ARY构成的额定存储阵列之外，还设置有与存储阵列(ARY)同样地具有(SAA)及与该(SAA)相邻的(ECC)的冗余存储阵列，解救制造时产生的缺陷。并且，在(ECC)中，在有激活指令时进行纠错，在有预充电指令时进行校验位的存储。
-
公开(公告)号：CN1906699A
公开(公告)日：2007-01-31
申请号：CN200380110822.5
申请日：2003-11-21
Applicant: 株式会社日立制作所 , 尔必达存储器股份有限公司
IPC: G11C15/04
CPC classification number: G11C15/04 , G11C15/043
Abstract: 在由采用了存储电路(STC)和比较电路(CP)的存储单元构成的存储阵列中，将构成比较电路的多个晶体管中的、栅电极连接在检索线上的晶体管的源电极或漏电极的任一个电极与预充电到高电压的匹配线(HMLr)连接。而且，将匹配线判断电路(MDr)配置在预充电到低电压的匹配线(LMLr)上，根据信息的比较结果辨别在该匹配线内产生的比较信号电压。按照这种存储阵列的结构和动作，可以避免匹配线对内的检索线驱动噪声的影响，并以低功率且高速地进行比较动作。因此，能够实现可以用高速进行检索动作的低功率内容可寻址存储器。
-
公开(公告)号：CN1258079A
公开(公告)日：2000-06-28
申请号：CN99126508.4
申请日：1999-12-22
Applicant: 株式会社日立制作所
CPC classification number: G11C11/4097 , G11C7/06 , G11C7/18 , G11C11/4091
Abstract: 开关MOSFET插入在读出放大器与互补位线之间:在信号电压被字线从多个被选定的动态存储器单元读出到多对互补位线之后,开关MOSFET的开关控制信号从选择电平被改变到预定的中间电位,由于读出节点根据读出放大器的放大操作而被开通。由放大操作产生的放大信号,响应于列选择信号,通过列选择电路,被传输至输入/输出线,且开关控制信号响应于列选择电路的选择操作而从中间电位电平返回到选择电平。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.049 seconds)
