公开(公告)号：CN119832957A

公开(公告)日：2025-04-15

申请号：CN202411888853.3

申请日：2024-12-20

Applicant: 安徽大学

Inventor： 蔺智挺 ,  吕婧 ,  戴成虎 ,  刘玉 ,  李鑫 ,  彭春雨 ,  吴秀龙 ,  郝礼才

IPC: G11C11/4067 ,  G11C7/12

Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及基于位线开关和电容耦合的灵敏放大器、读取电路、模块。本发明公开了基于位线开关和电容耦合的DRAM灵敏放大器，包括：9个NMOS管N1～N9、2个PMOS管P1～P2、2个电容Cc1～Cc2。本发明设计了SCSA、并配合相应的控制逻辑，使其在对DRAM存储单元读取时设计了：预充阶段、失调校准阶段、电荷分享阶段、预感应阶段、主感应阶段，使位线BLT或BLB电位可以正确变化，保证了SCSA读取放大功能。相较于传统的DRAM灵敏放大器，本发明提供的SCSA实现了在元件数量增幅不大的情况下，使失调电压指标大幅度降低、有效增大了感测裕度。

公开(公告)号：CN119832956A

公开(公告)日：2025-04-15

申请号：CN202411888782.7

申请日：2024-12-20

Applicant: 安徽大学

Inventor： 戴成虎 ,  秦永奇 ,  蔺智挺 ,  刘玉 ,  李鑫 ,  彭春雨 ,  吴秀龙 ,  卢文娟

IPC: G11C11/4067 ,  G11C7/12

Abstract: 本发明涉及DRAM电路设计技术领域，具体涉及基于电容及翻转点补偿的灵敏放大器、读取电路、模块。本发明公开了一种基于电容及翻转点补偿的灵敏放大器，包括：9个NMOS管M1～M9、2个PMOS管P1～P2、2个电容C1～C2。本发明设计了CSCSA、并配合相应的控制逻辑，使其在对DRAM存储单元读取时设计了：预充阶段、失调消除阶段、电荷共享阶段、前感阶段、感应放大阶段，使位线BL或BLB电位可以正确变化，保证了CSCSA读取放大功能。相较于传统的DRAM灵敏放大器，本发明提供的CSCSA实现了在元件数量增幅不大的情况下，使失调电压指标大幅度降低、并提高了感测良率。

公开(公告)号：CN119356640B

公开(公告)日：2025-03-04

申请号：CN202411918331.3

申请日：2024-12-25

Applicant: 安徽大学

Inventor： 刘玉 ,  楼扬 ,  毛康康 ,  蔺智挺 ,  吴秀龙 ,  李鑫 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  周永亮 ,  郝礼才 ,  胡薇 ,  李志刚

IPC: G06F7/544 ,  G06F7/575 ,  G06N3/065

Abstract: 本发明属于集成电路领域，具体涉及一种随机计算的CIM电路及适于机器学习训练的MAC运算电路，该电路包括：存算阵列、随机量化电路、以及外围电路。其中，存算阵列采用具有数据存储和逻辑运算功能的SRAM阵列。随机量化电路包括随机电压生成器、孪生比较器阵列、随机累加电路和转码电路。随机电压生成器生成随机电压，孪生比较器阵列利用随机电压生成SRAM阵列输出的运算结果的随机比特流，随机累加电路根据各个随机比特流在随机域内实现乘积结果的累加；转码电路将最终结果的随机比特流转码为对应的数值。本发明还引入转置设计来实现更高效的全并行操作。本发明解决了现有各类采用全加器的CIM电路存在的面积效率较低和功耗较高的问题。

公开(公告)号：CN119415475A

公开(公告)日：2025-02-11

申请号：CN202510026330.6

申请日：2025-01-08

Applicant: 安徽大学

Inventor： 蔺智挺 ,  杨洋 ,  赵强 ,  刘玉 ,  杨辉 ,  卢文娟 ,  彭春雨 ,  李志刚 ,  吴秀龙

IPC: G06F15/78 ,  G06F7/544 ,  G11C11/412 ,  G11C11/418 ,  G11C11/419

Abstract: 本申请涉及一种SRAM的存内乘法运算电路和模块、SRAM和电子设备，其中，该存内乘法运算电路包括存储部分和加权部分，存储部分包括八个存储单元，每个存储单元具有模拟量输入端和模拟量输出端且用于存储单比特权重，每个存储单元在自身存储的单比特权重为1时导通模拟量输入端和模拟量输出端以及在自身存储的单比特权重为0时断开模拟量输入端和模拟量输出端；加权部分包括第一电容、第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第九电容、第十电容和第十一电容。所采用电容的数量和总容值均更少，降低了电路面积开销，解决了目前基于电荷域的SRAM的存内乘法运算电路的面积开销较大的问题。

公开(公告)号：CN119356639A

公开(公告)日：2025-01-24

申请号：CN202411920531.2

申请日：2024-12-25

Applicant: 安徽大学

Inventor： 刘玉 ,  李昊 ,  贺鑫 ,  蔺智挺 ,  吴秀龙 ,  李鑫 ,  戴成虎 ,  彭春雨 ,  卢文娟 ,  周永亮 ,  郝礼才 ,  胡薇 ,  李志刚

IPC: G06F7/53 ,  G06F7/544 ,  G06N3/045 ,  G06N3/065

Abstract: 本发明属于集成电路领域，具体涉及一种带符号乘法电路、列级MAC电路、最大值寻找电路及芯片。带符号乘法电路包括数值运算单元和符号运算单元；数值运算单元由至少一个读写分离且具有读取双端口的SRAM单元构成。符号运算单元由三个与门和一个D触发器构成。符号位运算单元用于根据符号位的乘积将操作数的数值位传输到数值运算单元中，并完成数值位间的乘法运算。乘积结果最终体现在位线的放电状态上。利用多个带符号乘法电路可以构成列级MAC电路，将带符号乘法电路进行阵列化可以得到MAC结果的最大值寻找电路。本发明的最大值寻找电路可以解决了现有存内计算架构难以对带自注意力机制的神经网络运算任务进行加速的问题。

公开(公告)号：CN119002859A

公开(公告)日：2024-11-22

申请号：CN202411116710.0

申请日：2024-08-15

Applicant: 安徽大学

Inventor： 蔺智挺 ,  王鑫 ,  李云昊 ,  刘泽毅 ,  刘玉 ,  彭春雨 ,  吴秀龙 ,  胡薇 ,  戴成虎 ,  赵强 ,  郝礼才

IPC: G06F5/01 ,  G06F7/544

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于SRAM的浮点型乘累加快速运算电路及其芯片。该电路基于SRAM阵列及其外围电路设计，其中，SRAM阵列被按列划分为指数和阵列、权重指数阵列和权重尾数阵列。在划分后的SRAM阵列的基础上，浮点型乘累加快速运算电路还包括：指数输入模块、尾数输入模块、加法器阵列、最大值寻找模块、减法计数器、移位寄存器、加法器树和标准化模块。本发明采用全新的高带宽异步指数标准化和指令并行排序的尾数对齐浮点计算流程，可以在指数相加的同时并行查找出最大值，并将尾数对齐中的减法移位按时间周期查找的方式替换，进而在更低的时间、面积和功耗开销下实现浮点型数据的MAC存内计算。

公开(公告)号：CN116469433A

公开(公告)日：2023-07-21

申请号：CN202310463317.8

申请日：2023-04-26

Applicant: 安徽大学

Inventor： 蔺智挺 ,  金芊 ,  吴秀龙 ,  彭春雨 ,  戴成虎 ,  卢文娟 ,  赵强 ,  周永亮 ,  李鑫 ,  刘玉 ,  郝礼才

IPC: G11C11/417 ,  G11C7/18 ,  G11C8/14

Abstract: 本发明涉及动态随机存取存储技术领域，更具体的，涉及一种自回存10T‑SRAM单元、基于该种自回存10T‑SRAM单元构建的阵列结构、以及基于该种阵列结构构建的存内运算全阵列激活电路。本发明提供的自回存10T‑SRAM单元，通过复用电源端和地端，控制各个晶体管之间导通与关断相互配合，在单元内部进行充放电。不仅可以多种存内运算，还能实现自动回存运算结果，不需要额外的面积开销和功耗开销，应用场景更加广泛；并且两个操作符的输入相互独立，比传统结构更加灵活。