-
公开(公告)号：CN102915946A
公开(公告)日：2013-02-06
申请号：CN201210379408.5
申请日：2012-10-09
Applicant: 哈尔滨工程大学
IPC: H01L21/762
Abstract: 本发明涉及绝缘体上硅器件领域，具体为一种绝缘体上硅结构形成方法。本发明包括：在多晶硅衬底上使多晶硅与氧化剂形成具有介质隔离作用的第一氧化层；在第一氧化层上涂光刻胶，曝光、刻蚀出第一通孔，除光刻胶；在第一氧化层表面，形成第一多晶硅层；在第一多晶硅层上加氧化剂，使硅与氧化剂在高温下反应形成第二氧化层；在第二氧化层上涂光刻胶，曝光、刻蚀出第二通孔；通过第二通孔，在第二氧化层表面，利用选择外延生长形成第二多晶硅层；利用碳注入，将碳注入到第一多晶硅层中，形成碳化硅薄膜。SiC具有很高的临界位移能，在SiC材料中由辐照而产生的电子空穴对要比辐照在体硅材料中产生的电子空穴对数目少很多，从而提高了器件的抗辐射性能。
-
公开(公告)号：CN117148419A
公开(公告)日：2023-12-01
申请号：CN202311111211.8
申请日：2023-08-30
Applicant: 哈尔滨工程大学
IPC: G01T3/08
Abstract: 低功耗电荷积分电路、中子探测器及方法，涉及带漏电流补偿的低功耗高速电荷积分器领域。针对现有技术中存在的，现有探测器前端读出电路，受密勒效应影响，增益带宽积不够大，导致达峰时间较长，无法满足设计需求，以及时间常数偏大，衰减时间达到了μs级别，增加了串扰发生的可能性的技术问题，本发明提供的技术方案为：尾电流源、折叠式共源共栅放大器、低功耗电路、去耦电路、反馈电容、阻抗等效电路、漏电流补偿电路组成。核心运放采用折叠共源共栅放大器，反馈电容的需要根据速度和精度的要求选择适当的值，选取合适的电容，既能加快处理信号的速度，避免信号堆叠产生串扰，又能处理探测器输出范围内的信号。适配于SiC沟槽型中子探测器。
-
公开(公告)号：CN109787633B
公开(公告)日：2023-07-21
申请号：CN201811582842.7
申请日：2018-12-24
Applicant: 哈尔滨工程大学
Abstract: 带斩波稳定的适用于混合型ADC结构的ΣΔADC，属于CMOS集成电路设计技术领域。由输入信号采样部、参考电压采样部、积分信号建立部、比较器和计数器组成。本发明采用带斩波稳定的ΣΔADC结构，对内部的整个模拟信号通路进行斩波，有效地消除失调和低频噪声，获得极低的误差和漂移。本发明在传统的采样基础上，增加了对输入信号的采样控制开关，并在传统的双相不交叠时钟clk1和clk2基础上，增加两相不交叠时钟sel_in和sel_vcm；clk1和clk2的周期数为2M+1，M是ADC的数字输出位数，sel_in和sel_vcm的周期数为2M。在完成一次模数转换过程中对输入信号的积分次数为2M次，对参考电压的积分次数为2M+1次，使得转换完成后积分器的输出范围满足后续SAR ADC输入范围的要求，适用于混合型ADC电路中。
-
公开(公告)号：CN109889199B
公开(公告)日：2023-03-31
申请号：CN201910126805.3
申请日：2019-02-20
Applicant: 哈尔滨工程大学
Abstract: 本发明涉及CMOS集成电路设计领域，具体涉及一种带斩波稳定的ΣΔ型和SAR型混合型ADC。由ΣΔADC、SAR ADC、MSB/LSB组合逻辑组成；采用两级量化方式，由ΣΔADC对输入信号进行粗量化，产生的数字信号作为模数转换的高位MSB，ΣΔADC积分器模拟输出作为SAR ADC的输入，SAR ADC进行细量化，产生的数字信号作为模数转换的低位LSB。SAR ADC由N‑bit DAC、比较器部和逐次逼近寄存器部组成；N‑bit DAC部分具有乘2功能，采样输入信号时由两个相等的电容进行采样，位转换时只由一个电容完成。本发明有效地消除失调和低频噪声，获得极低的误差和漂移；并在传统的采样基础上，增加了对输入信号的采样控制开关，使得转换完成后积分器的输出范围满足后续SAR ADC输入范围的要求，适用于混合型ADC电路中。
-
公开(公告)号：CN112954240A
公开(公告)日：2021-06-11
申请号：CN202110225179.0
申请日：2021-03-01
Applicant: 哈尔滨工程大学
IPC: H04N5/374 , H04N5/3745
Abstract: 本发明公开了一种CMOS图像传感器像素级ADC电路，包括比较器，锁存器，斜坡发生器，编码信号电路，偏置电路和时钟电路，比较器对像素单元转化后的模拟信号和斜坡发生信号进行比较，锁存器锁存比较器比较后对应的BITX编码信号，斜坡发生器为比较器提供相应斜坡信号，编码信号电路为整体电路提供数字编码，偏置电路为整体电路提供偏置电压，时钟电路为整体电路提供时钟序列。本发明可以很容易地实现量化可变步长、消除图像滞后，而且电路结构相对简单，噪声低，功耗小，还具有良好的抗辐照特性，可以很好的应用于航空航天领域。
-
Patent Agency Ranking
公开(公告)号：CN109669054A
公开(公告)日：2019-04-23
申请号：CN201910126799.1
申请日：2019-02-20
Applicant: 哈尔滨工程大学
IPC: G01P15/125
CPC classification number: G01P15/125 , G01P2015/0865
Abstract: 本发明涉及MEMS惯性器件领域，具体涉及一种高精度全差分电容-电压转换电路系统。包括驱动信号产生部，全差分电荷放大器，电容补偿阵列；整体转换电路与传感器敏感结构仍然采用具单端连接的输出的方式，通过分时复用实现全差分电路结构；电路采用开关电容结构消除寄生电容的影响，主要信号通路均通过相关双采样技术消除低频噪声和失调，电容补偿阵列可对传感器敏感结构的失调和非线性进行校准。本发明能够有效的抑制寄生电容影响，降低开关电荷注入和衬底噪声产生的共模干扰，减小电路的谐波失真，提高加速度计系统的线性度，抑制零点漂移。
-
公开(公告)号：CN105301284A
公开(公告)日：2016-02-03
申请号：CN201510727317.X
申请日：2015-10-30
Applicant: 哈尔滨工程大学
IPC: G01P15/08 , H03K19/0175
Abstract: 本发明属于MEMS惯性器件领域，具体涉及一种低功耗数字加速度计接口电路系统。本发明包括驱动信号产生部、电荷积分器、前置补偿器、采样保持电路、三阶ΣΔ调制器和1位静电力反馈。四个部分可以不需要工作在高频下，而只需要工作于较低频率即可，可以大大降低对机械电容和寄生电容充放电功耗。三阶电学ΣΔ调制器中的运算放大器用反相器来替代，由于反相器可以在极低的静态电流下提供很宽的单位增益带宽，所以尽管105部具有很高的工作频率，但其功耗却大大降低了。
-
公开(公告)号：CN102916047B
公开(公告)日：2015-09-30
申请号：CN201210407266.9
申请日：2012-10-23
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供的是一种利用埋氧腐蚀技术的SOI体接触结构及形成方法。包括底层半导体衬底（1），隐埋SiO2层（2），顶层硅膜（3），栅氧化层（4），多晶硅栅（5）；其特征是：通过离子注入在顶层硅膜（3）表面和内部形成源端（A）和漏端（B）；在源端（A）一侧靠近边缘的顶层硅膜（3）和源端（A）之间刻蚀出直至隐埋SiO2层（2）的纵向沟槽（7），对源端（A）下方和保留的顶层硅膜（3a）下方的隐埋SiO2层（2）进行刻蚀，形成从保留的顶层硅膜（3a）下方经过源端（A）下方到中性体区的横向沟槽（8）。本发明提供一种减少工艺步骤，提高器件的可靠性的利用埋氧腐蚀技术的SOI体接触结构的形成方法。
-
公开(公告)号：CN102915947B
公开(公告)日：2015-09-30
申请号：CN201210379409.X
申请日：2012-10-09
Applicant: 哈尔滨工程大学
IPC: H01L21/762 , H01L27/146
Abstract: 本发明涉及有源像素传感器领域，特别涉及一种将图像传感器中的部分耗尽（PD）型和全耗尽（FD）型MOS器件在同一绝缘体上硅（SOI）基底实现的SOI结构生成方法。本发明包括：在多晶硅衬底上形成第一氧化层；在第一氧化层上形成半绝缘多晶硅层：在半绝缘多晶硅层上刻蚀出沟槽；在刻蚀后的半绝缘多晶硅薄膜层上得到第二氧化层；刻蚀出一个贯穿至多晶硅衬底的窗口；形成顶层多晶硅层。本发明方法在实现了有源像素传感器中的部分耗尽（PD）型MOS管和全耗尽型（FD）型MOS管在同一SOI基底上制作，提高图像传感器热稳定性和抗辐射性能的同时，降低了工艺的复杂程度。
-
公开(公告)号：CN102916047A
公开(公告)日：2013-02-06
申请号：CN201210407266.9
申请日：2012-10-23
Applicant: 哈尔滨工程大学
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供的是一种利用埋氧腐蚀技术的SOI体接触结构及形成方法。包括底层半导体衬底（1），隐埋SiO2层（2），顶层硅膜（3），栅氧化层（4），多晶硅栅（5）；其特征是：通过离子注入在顶层硅膜（3）表面和内部形成源端（A）和漏端（B）；在源端（A）一侧靠近边缘的顶层硅膜（3）和源端（A）之间刻蚀出直至隐埋SiO2层（2）的纵向沟槽（7），对源端（A）下方和保留的顶层硅膜（3a）下方的隐埋SiO2层（2）进行刻蚀，形成从保留的顶层硅膜（3a）下方经过源端（A）下方到中性体区的横向沟槽（8）。本发明提供一种减少工艺步骤，提高器件的可靠性的利用埋氧腐蚀技术的SOI体接触结构的形成方法。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.026 seconds)
