公开(公告)号：CN116581125A

公开(公告)日：2023-08-11

申请号：CN202310277291.8

申请日：2023-03-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 苏焕杰 ,  黄麟淯 ,  王志豪

IPC: H01L27/088 ,  H01L29/06 ,  H01L21/8234 ,  B82Y10/00 ,  B82Y40/00

Abstract: 公开了具有空气间隔件结构的半导体器件及其形成方法。半导体器件包括衬底、设置在衬底上的纳米结构沟道区域、围绕纳米结构沟道区域的栅极结构、设置在栅极结构上的第一空气间隔件、设置在衬底上的源极/漏极(S/D)区域以及设置在S/D区域上的接触结构。接触结构包括设置在S/D区域上的硅化物层、设置在硅化物层上的导电层、沿导电层的侧壁设置的介电层以及沿阻挡层的侧壁设置的第二空气间隔件。

公开(公告)号：CN116564891A

公开(公告)日：2023-08-08

申请号：CN202310241117.8

申请日：2023-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王圣璁 ,  苏焕杰 ,  谌俊元 ,  黄麟淯 ,  蔡庆威 ,  王志豪

IPC: H01L21/8234 ,  H01L27/088

Abstract: 本申请的实施例公开了一种集成电路及其形成方法。集成电路包括第一纳米结构晶体管和第二纳米结构晶体管。第一和第二纳米结构分别包括栅电极。背侧沟槽将第一栅电极与第二栅电极分开。背侧沟槽中填充了体介电材料。栅极帽金属将第一栅电极电连接到第二栅电极。

公开(公告)号：CN115566068A

公开(公告)日：2023-01-03

申请号：CN202210943763.4

申请日：2022-08-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王圣璁 ,  张家豪 ,  黄麟淯 ,  庄正吉 ,  王志豪

IPC: H01L29/78 ,  H01L29/40 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明实施例提供一种半导体装置。其导电结构的高度减少且宽度增加。具体而言，牺牲自对准接点层与牺牲金属接点蚀刻停止层用于形成电阻减少的导电结构。在形成导电结构之后，移除牺牲自对准接点层与牺牲金属接点蚀刻停止层，并置换成低介电常数的材料以减少装置中的电容。如此一来，可改善装置效能。

公开(公告)号：CN115527939A

公开(公告)日：2022-12-27

申请号：CN202210886636.5

申请日：2022-07-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王圣璁 ,  黄麟淯 ,  庄正吉 ,  王菘豊 ,  王志豪

IPC: H01L21/8234 ,  H01L29/06 ,  H01L29/78

Abstract: 一种半导体装置，包括基板；栅极结构，包绕纳米结构半导体通道的垂直堆叠；源极/漏极，邻接垂直堆叠并接触纳米结构半导体通道；以及栅极导孔，接触栅极结构，包括：金属衬层，具有第一流动性；以及金属填充层，具有第二流动性，第二流动性大于第一流动性。

公开(公告)号：CN114975239A

公开(公告)日：2022-08-30

申请号：CN202210322264.3

申请日：2022-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家豪 ,  游家权 ,  游力蓁 ,  黄麟淯

IPC: H01L21/768 ,  H01L21/8234 ,  H01L27/088

Abstract: 提供接点电阻降低的半导体装置。半导体装置包括基板，具有通道区与源极/漏极区；源极/漏极接点结构，位于源极/漏极区上；导电结构，位于源极/漏极接点结构上；层间介电层，围绕导电结构与源极/漏极接点结构；介电衬垫，位于层间介电层与导电结构之间；以及扩散阻障层，位于介电衬垫与导电结构之间。

公开(公告)号：CN113539962A

公开(公告)日：2021-10-22

申请号：CN202110545052.7

申请日：2021-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄麟淯 ,  游力蓁 ,  张家豪 ,  庄正吉 ,  程冠伦 ,  王志豪

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092

Abstract: 一种集成电路装置的制造方法，其包括提供两个结构于基板上方以及源极/漏极(source/drain；S/D)接触件于上述两个结构之间。两个结构各自包含栅极、两个栅极间隔物于栅极的两侧侧壁上、以及第一盖层于栅极与栅极间隔物上。此方法还包括凹蚀源极/漏极接触件以形成一沟槽，其中源极/漏极接触件的顶表面位于栅极间隔物的顶表面下方。此方法还包括沉积抑制剂层(inhibitor layer)于源极/漏极接触件上，抑制剂层不沉积于第一盖层的表面上与栅极间隔物的顶表面上；沉积衬层于第一盖层的顶表面与侧壁表面上以及暴露于沟槽中的栅极间隔物表面上，其中衬层至少不位于抑制剂层的中心部分；以及移除抑制剂层。

公开(公告)号：CN113517280A

公开(公告)日：2021-10-19

申请号：CN202110008096.6

申请日：2021-01-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游力蓁 ,  苏焕杰 ,  黄麟淯 ,  庄正吉 ,  王志豪

IPC: H01L27/092 ,  H01L21/8238

Abstract: 器件包括：包含第一晶体管和第二晶体管的器件层；在器件层的前侧上的第一互连结构；以及在器件层的背侧上的第二互连结构。该第二互连结构包括：在器件层的背侧上的第一介电层，其中半导体材料设置在第一介电层和第一晶体管的第一源极/漏极区之间；延伸穿过第一介电层至第二晶体管的第二源极/漏极区的接触件；以及通过接触件电连接到第二晶体管的第二源极/漏极区的第一导电线。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN113380888A

公开(公告)日：2021-09-10

申请号：CN202110026126.6

申请日：2021-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张家豪 ,  黄麟淯 ,  游力蓁 ,  庄正吉 ,  程冠伦 ,  王志豪

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336

Abstract: 方法包括：提供结构，该结构具有衬底、衬底上方的第一介电层、第一介电层上方并且连接第一源极/漏极(S/D)部件和第二S/D部件的一个或多个半导体沟道层、以及接合一个或多个半导体沟道层的栅极结构；从结构的背面蚀刻衬底以形成暴露第一S/D部件的第一沟槽和暴露第二S/D部件的第二沟槽；在第一沟槽中形成S/D接触件；蚀刻第一介电层的至少部分，使得S/D接触件的部分在结构的背面从第一介电层突出；以及在S/D接触件上方沉积密封层，其中，密封层覆盖栅极结构和密封层之间的气隙。本申请的实施例还涉及半导体结构及其制造方法。

公开(公告)号：CN113206147A

公开(公告)日：2021-08-03

申请号：CN202110226312.4

申请日：2021-03-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游力蓁 ,  黄麟淯 ,  庄正吉 ,  林佑明 ,  王志豪

IPC: H01L29/423 ,  H01L29/06 ,  H01L27/088

Abstract: 本发明实施例涉及于一种集成芯片，其包含基板、第一接触层、与栅极电极。第一接触层位于基板上方，栅极电极位于基板上方且与第一接触层横向间隔。第一间隔物结构围绕第一接触层的最外侧壁，并将栅极结构与第一接触层分开。第一硬罩幕结构设置于第一接触层上方，并位于第一间隔物结构的多个部分之间。第一接触导孔延伸穿过第一硬罩幕结构并接触第一接触层。第一衬层直接设置于第一硬罩幕结构与第一间隔物结构之间。

公开(公告)号：CN113078152A

公开(公告)日：2021-07-06

申请号：CN202110060812.5

申请日：2021-01-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 游力蓁 ,  黄麟淯 ,  庄正吉 ,  林佑明 ,  王志豪

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/11 ,  H01L21/8244

Abstract: 半导体结构包括：金属栅极结构(MG)，形成在衬底上方；第一栅极间隔件，形成在MG的第一侧壁上；第二栅极间隔件，形成在MG的与第一侧壁相对的第二侧壁上，其中第二栅极间隔件比第一栅极间隔件短；源极/漏极(S/D)接触件(MD)，与MG相邻，其中MD的侧壁由第二栅极间隔件限定；以及接触部件，配置为将MG电连接至MD。本发明的实施例还涉及制造半导体结构的方法。