-
Patent Agency Ranking
公开(公告)号：CN114785932A
公开(公告)日：2022-07-22
申请号：CN202210473725.7
申请日：2022-04-29
Applicant: 北京控制工程研究所
Abstract: 一种基于光纤的虚拟高速相机阵列数据缓冲逻辑设计方法，按照预设通讯协议对虚拟多路相机的图像数据进行分拆预处理，生成模拟多通道相机阵列的数据流；数据流经双通道的光纤传输，保证了数据传输速率和数据的安全性；数据流的高传输速率和数据通讯协议保证了输入FPGA并行图像算法模块的多路相机数据的同步性；在图像接收端采用按行循环缓冲方式降低了FPGA硬件资源消耗；可对航天器外的相机阵列进行模拟，无须实际的相机阵列，大大降低了硬件和算法迭代及测试成本，提高了开发、测试的效率和准确性。
-
公开(公告)号：CN114759924A
公开(公告)日：2022-07-15
申请号：CN202210345594.4
申请日：2022-03-31
Applicant: 北京控制工程研究所
Abstract: 一种面向涡流小信号高可靠低扇出的逻辑滤波系统及方法，在传统步进累加滤波方法的基础上，根据电涡流位移传感器的工作特点，提出了一种新型逻辑滤波方法，实时更新滤波结果降低输出延迟从而提高实时性，同时采用模块化拆分滤波操作，降低整体扇出，并且采用倒序更新滤波子模块寄存器的方式，保证整体滤波过程中的数据正确可靠。通过上述方式，能准确、直观地提升了电涡流位移传感器对相对姿态测量的可靠性与稳定性。
-
公开(公告)号：CN103036667B
公开(公告)日：2015-08-19
申请号：CN201210516499.2
申请日：2012-11-30
Applicant: 北京控制工程研究所
IPC: H04L7/00
CPC classification number: Y02D50/10
Abstract: 一种高速串行通讯接口自适应时序校准方法，采用FPGA实现，步骤如下：将高速串行通讯接口设定为校准模式；将高速串行通讯接口收到的串行数据转换为并行数据；调整采样时钟相位或采样延时，得到最佳采样点；将最佳采样点对高速串行通讯接口进行配置；高速串行通讯接口重新将接收到的串行数据转换为并行数据；将得到的并行数据与预设值进行比对，根据比对结果调整并行数据锁存时刻，使得高速串行通讯接口接收到的并行数据与预设值一致；将得到的数据锁存时刻结果对高速串行通讯接口进行配置；将高速串行通讯接口设定为传数模式。本发明实现简单并有效降低了功耗。
-
公开(公告)号：CN104579313A
公开(公告)日：2015-04-29
申请号：CN201410841843.4
申请日：2014-12-30
Applicant: 北京控制工程研究所
IPC: H03K19/177
Abstract: 本发明涉及一种基于配置帧的在轨SRAM型FPGA故障检测与修复方法，通过故障检测与修复系统实现，故障检测与修复系统包括主处理模块、配置帧回读模块、故障检测模块和配置帧纠错与恢复模块，本发明通过在高可靠芯片上实现的故障检测与修复系统，实现对SRAM型FPGA内部配置信息进行按帧的回读、校验及回写或改写，实现了配置信息帧级别的故障检测和修复，极大提高了FPGA因空间环境单粒子效应所引发的配置信息翻转问题的检测率和修复能力，为SRAM型FPGA提供了一种实现方式简单、资源消耗率低、无需软件支持的通用可靠性设计方法。
-
公开(公告)号：CN104484309A
公开(公告)日：2015-04-01
申请号：CN201410790968.9
申请日：2014-12-18
Applicant: 北京控制工程研究所
IPC: G06F15/78
Abstract: 本发明涉及一种支持部分可重构的航天用SoC的实现方法，通过在SoC中定义动态系统与静态系统，并对两个系统进行不同的设计，在系统运行的过程中能够对FPGA上的部分逻辑进行重配置，而未经配置的部分的逻辑功能不发生改变，使得动态部分可重构既具有软件的灵活性，又具有硬件的高效性，能够有效解决现有SOC内部功能和结构无法改变的现状，同时通过部分重构技术能够周期性地刷新配置位流，防止配置位流发生单粒子翻转，提高了SOC的可靠性和容错能力，使SOC的功能变更更加灵活。
-
-
-
-
Search Results
35
records
(took 0.028 seconds)
