-
公开(公告)号：CN115617309A
公开(公告)日：2023-01-17
申请号：CN202211299813.6
申请日：2022-10-24
Applicant: 北京大学
IPC: G06F7/58
Abstract: 本发明公开了一种真随机数发生器电路，属于新型存储与计算技术领域。本发明利用易失性阻变器件开启的延迟时间作随机源，搭建了结构简单的TRNG电路，只用到一个反相器、T触发器、D触发器以及异或门XOR，无需比较器、放大器、电容、时钟Clock等，可以降低电路面积与功耗。与基于传统的CMOS电路以及目前报道的基于新型存储器件的TRNG相比，本发明利用易失性阻变器件构建TRNG，具有电路结构简单、无需后校准处理电路、随机数产生速率快的优势，实现了高速可靠的TRNG。
-
公开(公告)号：CN110718569B
公开(公告)日：2022-10-14
申请号：CN201910822009.3
申请日：2019-09-02
Applicant: 北京大学
Abstract: 本发明涉及一种基于阻变存储器的1T2R存储单元及其制备方法。该基于阻变存储器的1T2R存储单元包括一个MOSFET晶体管和两个阻变存储器，所述两个阻变存储器位于所述MOSFET晶体管的漏端，与所述MOSFET晶体管串联。所述MOSFET晶体管的漏端连接两根位线，所述两根位线分别和所述两个阻变存储器连接；所述两根位线中当一根位线为高电平时另外一根位线处于低电平。本发明充分利用了因为引入MOSFET所带来的阻变存储器阵列的面积冗余，使得在相同存储精度下，存储容量提高一倍，或者在相同存储容量下，存储精度提高一倍，对未来阻变存储器高密度集成有着重要的意义。
-
公开(公告)号：CN113964121A
公开(公告)日：2022-01-21
申请号：CN202111208889.9
申请日：2021-10-18
Applicant: 北京大学
IPC: H01L27/085 , G06N3/063
Abstract: 本发明公布了一种适用于树突网络硬件的跨导可变场效应晶体管阵列及应用，属于半导体集成电路技术领域。本发明基于单个跨导可变场效应晶体管实现存储变量与两个输入变量的三元素乘法，并基于互补器件阵列实现了树突网络核心算法的映射。相比于利用神经元激活电路实现非线性变换的传统神经网络硬件，本发明利用器件的本征非线性实现非线性变换，有效降低了设计复杂性，优化了系统外围电路的面积和功耗，对高性能人工智能计算系统的设计具有重要意义。
-
公开(公告)号：CN113867689A
公开(公告)日：2021-12-31
申请号：CN202111142701.5
申请日：2021-09-28
Applicant: 北京大学
Abstract: 本发明公布了一种可调随机振荡器及其应用，该可调随机振荡器由可调电阻与叠层器件串联形成，叠层器件包括金属顶电极，阈值开关材料层，阻变材料层和金属底电极，通过改变可调电阻的阻值以及阻变材料的电阻实现随机性和采样帧间隔的调节。本发明可调随机振荡器适用于压缩感知采样系统，可调随机振荡器输出的周期性电压信号作为传输门和数模转换器的使能信号，当可调随机振荡器的输出电压超过传输门和模数转换器的使能电压后，模数转换器开始采集外界信号；当可调随机振荡器的输出电压低于传输门和模数转换器的使能电压后，采集停止，压缩感知采样系统完成采样帧。本发明实现了低成本、高效率的信息采集，对搭建万物互联的信息网络有着重要意义。
-
公开(公告)号：CN109698273B
公开(公告)日：2020-09-08
申请号：CN201811555661.5
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS制备工艺的氧化物非易失性存储器及其制备方法，克服了现有存储器阵列与CMOS后端工艺集成的问题，通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上，同时实现高性能、高可靠存储和电子突触特性的存储器阵列芯片。本发明有助于研究阻变存储器的阻变机理、可靠性、耐久性等等大规模制备相关的能力，对于新一代存储器以及人工神经形态器件和芯片的研究有着重要意义。
-
Patent Agency Ranking
公开(公告)号：CN109994604A
公开(公告)日：2019-07-09
申请号：CN201811492161.1
申请日：2018-12-07
Applicant: 北京大学
IPC: H01L45/00 , H01L27/24 , H01L23/538 , H01L21/768
Abstract: 本发明提出了一种基于CMOS工艺的氧化物忆阻器及其制备方法，属于基于采用传统CMOS后端工艺实现的大规模忆阻器及其阵列集成的制备方法，通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上，同时实现高性能、高可靠存储和电子突触特性的忆阻器阵列芯片。
-
公开(公告)号：CN109698273A
公开(公告)日：2019-04-30
申请号：CN201811555661.5
申请日：2018-12-19
Applicant: 北京大学
Abstract: 本发明公开了一种基于CMOS制备工艺的氧化物非易失性存储器及其制备方法，克服了现有存储器阵列与CMOS后端工艺集成的问题，通过合理设计和优化工艺流程使得材料和工艺在兼容现有CMOS后端工艺基础上，同时实现高性能、高可靠存储和电子突触特性的存储器阵列芯片。本发明有助于研究阻变存储器的阻变机理、可靠性、耐久性等等大规模制备相关的能力，对于新一代存储器以及人工神经形态器件和芯片的研究有着重要意义。
-
公开(公告)号：CN106098932B
公开(公告)日：2019-01-15
申请号：CN201610425841.6
申请日：2016-06-16
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明公开了一种线性缓变忆阻器及其制备方法，该忆阻器在电极和阻变材料的界面处插入了一层对离子扩散速率具有调制效应的扩散调制层，本发明使得忆阻器导电细丝的形成和熔断处的离子扩散速率可以通过插入的扩散调制层达到不同的调制效果，从而实现对忆阻器特性的优化，使器件展现出阻值连续线性变化且更趋近于生物突触的特性。同时，器件具有低功耗及制备工艺与传统CMOS工艺相兼容的优点，对于神经网络计算硬件的最终实现有着重要的意义。
-
公开(公告)号：CN105895152A
公开(公告)日：2016-08-24
申请号：CN201610202361.3
申请日：2016-04-01
Applicant: 北京大学
IPC: G11C13/00
CPC classification number: G11C13/004
Abstract: 本发明提供一种基于单向导通存储单元的存储阵列读取方法，该存储阵列包括多条字线和与字线交叉的多条位线；设于各字线和各位线交叉点并与字线和位线连接的多个存储单元，该存储单元单向导通；以及外围读出电路，对连接到同一位线的存储单元进行读写；其步骤包括：对选中的存储单元所属字线施加一第一电压，对存储阵列的其它字线施加一第二电压；同时对该存储单元所属位线施加一第二电压，对其它位线施加一第一电压；通过外围读出电路读写该存储单元所在位线。
-
公开(公告)号：CN105870321A
公开(公告)日：2016-08-17
申请号：CN201610183126.6
申请日：2016-03-28
Applicant: 北京大学
IPC: H01L45/00
Abstract: 本发明提供一种非线性自整流阻变存储器，包括衬底和位于衬底上的底电极?阻变层?能带修饰层?顶电极结构。本发明还提供一种非线性自整流阻变存储器的制备方法，包括如下步骤：1)定义底电极图形，按照该图形在衬底上制备底电极；2)采用PVD、ALD或CVD的方法在底电极上淀积阻变层；3)采用PVD或ALD的方法在阻变层上淀积能带修饰层；4)定义底电极引出孔图形，按照该图形在阻变层和能带修饰层刻蚀出底电极引出孔；5)定义顶电极图形，按照该图形在修饰层上制备顶电极。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.035 seconds)
