公开(公告)号：CN102412302B

公开(公告)日：2013-09-18

申请号：CN201110310001.2

申请日：2011-10-13

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明公开了一种抑制双极效应的隧穿场效应晶体管及其制备方法。本发明的隧穿场效应晶体管的漏区与沟道区采用不同的半导体材料，并且漏区的禁带宽度要大于沟道区的禁带宽度，可以有效抑制双极效应，并且降低了器件的亚阈泄漏电流，同时又不影响器件的开态电流，因此可以提高器件的开关电流比，也降低了器件的亚阈斜率，非常明显地提高了器件的性能。

公开(公告)号：CN102201450B

公开(公告)日：2012-10-10

申请号：CN201110144333.8

申请日：2011-05-31

Applicant: 北京大学

Inventor： 黄如 ,  邱颖鑫 ,  詹瞻 ,  黄芊芊 ,  毛翔

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明公布了一种隧穿场效应晶体管及其制备方法。所述晶体管包括：半导体衬底；第一沟道区和第二沟道区；第一栅叠层区；第二栅叠层区；第一源区；漏区；第二源区；第一栅叠层区中的第一导电层和第二栅叠层区中的第二导电层在沟道区外相连接，构成叉指栅；第三绝缘层；在第三绝缘层中形成第一源区和第二源区上的电极，漏区上的漏电极D和叉指栅上的栅电极G；源电极S。本发明提出的隧穿场效应器件的工作电流在亚阈区时是隧穿电流，在线性区时为MOS场效应管的电流，驱动电流得到很大的提高。同时，制造工艺与传统工艺兼容；由于采用叉指结构实现，同时第一源区起到了衬底引出的作用，节约了面积。

公开(公告)号：CN102456745A

公开(公告)日：2012-05-16

申请号：CN201010523321.1

申请日：2010-10-22

Applicant: 北京大学

Inventor： 秦石强 ,  黄芊芊 ,  唐粕人 ,  唐昱 ,  黄如 ,  蔡一茂 ,  杨庚雨

IPC: H01L29/788 ,  H01L29/06 ,  H01L29/10 ,  H01L27/115 ,  G11C16/02 ,  H01L21/8247

CPC classification number: H01L27/11556 ,  H01L29/7391 ,  H01L29/7889 ,  H01L29/8616

Abstract: 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。

公开(公告)号：CN102208446A

公开(公告)日：2011-10-05

申请号：CN201110098730.6

申请日：2011-04-20

Applicant: 北京大学

Inventor： 黄如 ,  詹瞻 ,  黄芊芊 ,  王阳元

IPC: H01L29/78 ,  H01L29/43 ,  H01L29/36

CPC classification number: H01L21/26506 ,  H01L29/1041 ,  H01L29/78

Abstract: 本发明公布了一种隧穿电流放大晶体管，属于CMOS超大规模集成电路(ULSI)中场效应晶体管逻辑器件领域。该隧穿电流放大晶体管包括半导体衬底、发射极、漏极、浮空隧穿基极以及控制栅，所述漏极、浮空隧穿基极以及控制栅构成一个常规的TFET结构，而发射极的掺杂类型与浮空隧穿基极相反，发射极的位置相对于漏极在浮空隧穿基极的另一侧，并且发射极与浮空隧穿基极之间的半导体类型与浮空隧穿基极相同。与现有的TFET相比，本发明隧穿电流放大晶体管可以有效的提高器件的导通电流，提高器件的驱动能力。

公开(公告)号：CN102157559A

公开(公告)日：2011-08-17

申请号：CN201110048595.4

申请日：2011-03-01

Applicant: 北京大学

Inventor： 詹瞻 ,  黄芊芊 ,  黄如 ,  王阳元

IPC: H01L29/78 ,  H01L29/423

CPC classification number: H01L29/4238 ,  H01L29/7391

Abstract: 本发明提供了一种低功耗隧穿场效应晶体管TFET，属于CMOS超大集成电路(ULSI)中的场效应晶体管逻辑器件与电路领域。本发明TFET包括源、漏和控制栅，其中，控制栅向源极端延展成叉指型，该叉指型控制栅由延展出来的栅区和原控制栅区组成，在延展栅区下覆盖的有源区同样是沟道区，材料为衬底材料。本发明采用叉指型栅结构，实现TFET的源区包围沟道，提高器件导通电流。与现有的平面TFET相比，在同样的工艺条件，同样的有源区尺寸下，可以得到更高的导通电流以及更陡直的亚阈值斜率。

公开(公告)号：CN119815830A

公开(公告)日：2025-04-11

申请号：CN202411932425.6

申请日：2024-12-26

Applicant: 北京大学

Inventor： 黄芊芊 ,  王凯枫 ,  黄如

IPC: H10B12/00

Abstract: 本发明提供了一种三维存储器结构及其集成方法，属于半导体技术领域。本发明存储器结构由多个单元结构自下而上堆叠组成，每个单元结构包括一种环栅低功耗双向导通器件作为存储器的写入管和一种环沟道高性能器件作为存储器的读出管，写入管的源端同时作为读出管的栅端，实现写入管和读出管在水平方向上的连接；本发明存储器结构同时实现保持时间长、读出速度快、功耗低等优势，且在有限的面积内实现多层存储单元的堆叠，增加存储密度；本发明方法使得存储结构中的多个重复性单元结构共用光刻、刻蚀、离子注入、退火等工艺步骤，显著降低了存储结构中每比特存储信息的工艺成本。

公开(公告)号：CN118298871A

公开(公告)日：2024-07-05

申请号：CN202410429339.7

申请日：2024-04-10

Applicant: 北京大学

Inventor： 黄如 ,  徐伟凯 ,  黄芊芊

IPC: G11C11/412 ,  G11C11/417 ,  G11C11/22 ,  G11C5/14

Abstract: 本发明公开一种基于铁电场效应晶体管的非易失性静态随机存取存储器，属于新型存储与计算技术领域。nvSRAM阵列中的nvSRAM单元由两个交叉耦合反相器和两个n型MOSFET传输管组成，其中反相器由互补的MOSFET和FeFET(即p型MOSFET和n型FeFET，n型MOSFET和p型FeFET)或互补的FeFET组成。本发明可以实现原位数据备份和自发数据恢复，仅需要6个晶体管，将nvSRAM的硬件开销降低到理论最低，提升了nvSRAM的面积效率，且提高了nvSRAM工作的稳定性和可靠性。

公开(公告)号：CN114093397B

公开(公告)日：2024-05-24

申请号：CN202111387996.2

申请日：2021-11-22

Applicant: 北京大学

Inventor： 黄如 ,  罗金 ,  徐伟凯 ,  黄芊芊

IPC: G11C11/22 ,  G11C16/34 ,  G06N3/063

Abstract: 本发明提出了一种抑制铁电晶体管FeFET涨落的写操作方法，属于神经网络加速器领域。该方法利用FeFET源端电压负反馈机制，与写操作通路的NMOS(N1)和读操作通路的NMOS(N2)连接；FeFET的栅端作为编程(或擦除)端口，漏端连接于电源电压VDD，源端与N1和N2的漏端相连；N1和N2的源端连接于GND；读操作时，N1关断N2导通，提取FeFET沟道电导；写操作时，N1的栅电压固定，N2关断，则FeFET和N1构成源跟随负反馈写操作通路，FeFET的VGS随着极化翻转而自适应动态改变，抑制FeFET写操作涨落。本发明降低硬件开销和能耗，有利于高精度低功耗神经网络加速器芯片实现。

公开(公告)号：CN114743578B

公开(公告)日：2024-05-17

申请号：CN202210355720.4

申请日：2022-04-06

Applicant: 北京大学

Inventor： 黄如 ,  徐伟凯 ,  罗金 ,  黄芊芊

IPC: G11C11/22

Abstract: 本发明提出了一种基于铁电隧穿场效应晶体管FeTFET实现三态内容可寻址存储器TCAM的方法，在单个FeTFET上实现了TCAM的完整功能。本发明利用隧穿场效应晶体管TFET独特的双极带带隧穿电流特性，将铁电材料叠加到栅介质层上，得到同时受栅极电压和铁电极化强度控制的双极性的沟道电导，突破了传统CAM的两路互补路径的电路拓扑结构。相较于基于传统静态随机存取存储器的TCAM以及目前报道的基于各种新兴的非易失性存储器的TCAM，本发明具有显著降低的单元面积以及更加简洁的编程与搜索操作过程，相应地带来更高的能效。本发明将TCAM的硬件代价降低到理论最低，具有十分广阔的应用空间。

公开(公告)号：CN117914479A

公开(公告)日：2024-04-19

申请号：CN202410023974.5

申请日：2024-01-08

Applicant: 北京大学

Inventor： 黄芊芊 ,  王凯枫 ,  黄如

IPC: H04L9/08 ,  G11C16/04 ,  G11C16/06

Abstract: 本发明一种物理不可克隆函数电路及其控制方法，属于半导体技术领域。本发明将存储应用和物理不可克隆函数应用集成在同一电路中，包括阵列电路、地址译码电路、驱动电路、参考电压产生电路和读取电路，阵列电路由单元电路沿横向、纵向重复排列而成，单元电路包含一个P型的带有漏端欠覆盖区的隧穿场效应晶体管作为写入管、一个N型的带有漏端欠覆盖区的隧穿场效应晶体管作为读出管和一个电容作为放大单元；读取电路包括多路选择器和差分放大器；驱动电路包括写入字线驱动电路、写入位线驱动电路、读出字线驱动电路、读出位线驱动电路和密钥产生线驱动电路。本发明能降低物理不可克隆函数电路的原始误码率、密钥泄漏风险和硬件代价。