-
公开(公告)号：CN114942903A
公开(公告)日：2022-08-26
申请号：CN202210011411.5
申请日：2022-01-06
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种基于FPGA的二取二交叉式安全输出方法及系统，所述输出方法包括以下步骤：在两个FPGA接收数据的过程中对两个所述FPGA的实时状态进行同步以及比对；若比对结果一致，则两个所述FPGA分别生成驱动信号，并分别对生成的驱动信号进行采集得到回采信号；每个所述FPGA将生成的驱动信号与对应的回采信号分别进行比对；若信号比对结果一致，则两个所述FPGA进行状态跳转；重复对两个所述FPGA的实时状态进行同步以及比对的步骤至状态跳转的步骤，直至数据确认接收完成。本发明充分利用FPGA多任务并行处理的优势，实时监测两个FPGA的同步状态，同时在输出PWM波的同时实时检测回采信号的状态，在故障时及时的导向安全侧。
-
公开(公告)号：CN114499347A
公开(公告)日：2022-05-13
申请号：CN202210321641.1
申请日：2022-03-30
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H02P27/06 , H02M7/5387 , H02M3/335 , H02M1/092 , H02M1/32 , H02P29/028 , B61L5/06
Abstract: 本发明提供了一种用于转辙机的控制装置及方法，所述控制装置包括：轨旁电源变换模块，用于将轨旁的交流电转换为第一直流电；逻辑控制模块，用于发出第一控制信号以及第二控制信号；第一级控制模块，用于根据第一控制信号，将第一直流电转换为脉冲信号；隔离升压模块，用于根据脉冲信号，输出母线电压；第二级控制模块，用于根据第二控制信号，将母线电压转换为转辙机的工作电压。本发明通过两级控制模块之间的高频变压器，使两级控制模块的隔离，从而实现了转辙机能被安全驱动。
-
公开(公告)号：CN112660203B
公开(公告)日：2021-06-22
申请号：CN202110288220.9
申请日：2021-03-18
Applicant: 北京全路通信信号研究设计院集团有限公司
Abstract: 本发明公开了一种车载信号设备的首尾冗余系统及其执行方法，首尾冗余系统由首端车载ATP设备和尾端车载ATP设备连接组成，车载ATP设备包括OBCU、数据处理单元和外部设备，OBCU和数据处理单元均直接与通信总线连接，外部设备与数据处理单元连接；执行方法为外部设备将数据发送给数据处理单元，数据处理单元处理后形成数据帧发送给OBCU，OBCU接收数据帧进行计算，根据计算结果发出命令至数据处理单元；数据处理单元将接收的命令转化为列车信号输出给列车；如有某个控制组件出现问题对应组件进行替换，本方案只采用一种通信总线，省去了列车两端之间大量的IO电缆和通信电缆，节约了成本也更便于检修和维护，实施性更强。
-
Patent Agency Ranking
公开(公告)号：CN108153274B
公开(公告)日：2020-07-03
申请号：CN201711116439.0
申请日：2017-11-13
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G05B23/02
Abstract: 本申请提供了一种安全输入动态采样电路，包括：整流电路，与输入信号连接，将输入信号转换为直流信号；稳压电路，与所述整流电路连接，控制所述直流信号的电压幅值；采样电路，包括第一输入端、第二输入端和采样端，所述第一输入端接收输入信号，第二输入端接收采样控制信号，从所述采样端采集与所述第一输入端相对应的直流信号。通过比较采样端的信号与第二输入端信号是否一致来判定铁路系统的输入信号，降低了危险侧信号被误判的概率。
-
公开(公告)号：CN107942781A
公开(公告)日：2018-04-20
申请号：CN201711116457.9
申请日：2017-11-13
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G05B19/042
Abstract: 本申请提供了一种安全系统的双CPU同步方法和装置，该装置包括第一逻辑门电路和第二逻辑门电路；第一CPU的输出端连接到第一逻辑门电路的第一输入端和第二逻辑门电路的第一输入端，第二CPU的输出端连接到第一逻辑门电路的第二输入端和第二逻辑门电路的第二输入端，第一逻辑门电路和第二逻辑门电路的输出端分别连接到第一CPU的输入端和第二CPU的输入端；第一逻辑门电路和第二逻辑门电路响应于来自双CPU的同步信号而分别输出信号至双CPU，以便双CPU根据分别来自两个逻辑门电路的输出信号来判定是否同步。直接使用硬件信号量完成双CPU同步，提高双CPU的同步效率，简化程序设计，并且同步延迟小，可靠性高。
-
公开(公告)号：CN118250120A
公开(公告)日：2024-06-25
申请号：CN202410674743.0
申请日：2024-05-29
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: H04L12/40
Abstract: 本公开涉及轨道通信技术领域，特别涉及一种用于列车自动运行系统的CAN数据接收方法及装置。当CAN0或CAN1通道任何一个数据包数大于0，通过比较CAN0包数与CAN1包数检测CAN通道通信，并收取数据；对收取的数据识别CAN ID流水号，并与想要收取流水号进行比较；根据流水号比较结果进行数据包接收。本公开设计充分利用了两条CAN通道通信的冗余作用，分别识别冗余通道中同一种数据的CAN ID流水号，与想要收取该种数据流水号进行比较，正确则收入，判断异常作扔包或保留处理。充分利用了冗余传输的作用，保证收入的每一包数据都是对两条通信通道里的数据进行过类型、流水号核查的，确保数据的准确和连续。
-
公开(公告)号：CN114397805B
公开(公告)日：2022-08-09
申请号：CN202210296627.0
申请日：2022-03-24
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G05B9/03
Abstract: 本发明提供了一种二取二安全采集输入信号的方法及系统，所述方法为逻辑单元一和逻辑单元二采集信号前自检，然后逻辑单元一和逻辑单元二根据自检结果判断采集电路一和采集电路二的硬件是否故障，若故障，则导向安全报告错误，若无故障，则输出单元输出输入信号，保护电路一和保护电路二分别接收输入信号，然后采集电路一从保护电路一中采集输入信号，采集电路二从保护电路二中采集输入信号。本发明使用自检功能可以检测输入硬件电路故障；使用二取二安全输入系统，提高安全输入电路系统的安全性；使用多频率脉冲激励动态采集可以提高抗干扰能力；使用可编码的脉冲激励可以实时检测硬件电路故障，保障时效性，又提高了可读性。
-
公开(公告)号：CN107942781B
公开(公告)日：2020-05-22
申请号：CN201711116457.9
申请日：2017-11-13
Applicant: 北京全路通信信号研究设计院集团有限公司
IPC: G05B19/042
Abstract: 本申请提供了一种安全系统的双CPU同步方法和装置，该装置包括第一逻辑门电路和第二逻辑门电路；第一CPU的输出端连接到第一逻辑门电路的第一输入端和第二逻辑门电路的第一输入端，第二CPU的输出端连接到第一逻辑门电路的第二输入端和第二逻辑门电路的第二输入端，第一逻辑门电路和第二逻辑门电路的输出端分别连接到第一CPU的输入端和第二CPU的输入端；第一逻辑门电路和第二逻辑门电路响应于来自双CPU的同步信号而分别输出信号至双CPU，以便双CPU根据分别来自两个逻辑门电路的输出信号来判定是否同步。直接使用硬件信号量完成双CPU同步，提高双CPU的同步效率，简化程序设计，并且同步延迟小，可靠性高。
-
-
-
-
-
-
-
Search Results
38
records
(took 0.067 seconds)
