-
公开(公告)号：CN116314183B
公开(公告)日：2023-08-29
申请号：CN202310557253.8
申请日：2023-05-17
Applicant: 之江实验室
Abstract: 本申请提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。晶圆基板包括多个单元结构，每个单元结构包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层，微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接以形成晶圆基板的多个分立的网络，多个分立的网络至少包括电源网络，电源网络包括位于多层金属层的其中一层或多层上的电源平面。优化方法包括：对晶圆基板进行电源完整性检查；当某层的电源平面不满足电源完整性检查中的电压降要求时，则在多层金属层中寻找可布线的空余空间；及在可布线的空余空间内对待优化的电源平面进行加密布局。
-
公开(公告)号：CN116049088B
公开(公告)日：2023-08-22
申请号：CN202310322677.6
申请日：2023-03-30
Applicant: 之江实验室
IPC: G06F15/173 , H04L12/40 , H04L41/0803 , H04L41/08 , H04L69/22
Abstract: 本发明公开了一种晶上系统配置管理的总线协议电路拓扑及方法、装置，该方法包含协议报文格式、在晶上系统中的电路拓扑结构、协议的主从控制器电路逻辑功能。所述协议报文可以将配置信息通过目标芯粒附近的芯粒经由芯粒间通信总线进行配置，实现冗余配置。所述晶上系统的电路拓扑结构中，每个光罩范围内的所有处理器芯粒共享一条自定义总线，系统中不同光罩拥有各自独立的总线通道，实现了全局并行、局部串行的配置模式。本发明可节省晶上系统中硅基板与承载外围配套电路的PCB板间的互连密度、提升系统配置速度和效率、提升系统配置的稳定性和可靠性、实现配置通路的冗余。
-
公开(公告)号：CN115149514B
公开(公告)日：2022-11-15
申请号：CN202211059609.7
申请日：2022-08-31
Applicant: 之江实验室
Abstract: 本发明公开了一种针对晶圆处理器的共享控制式供电装置，采用多层垂直供电结构，将晶圆处理器的供电电路分为共享控制管理电路模块和直流变压及功率传输模块，所述直流变压及功率传输模块的上表面依次设置所述共享控制管理电路模块和所述晶圆处理器。本发明能有效提高晶圆处理器系统的供电密度，提高晶圆处理器供电系统的可靠性，降低晶圆处理器系统供电电路的功耗，实现了数字控制式供电系统，重新划分了供电系统的电压转换和控制管理平面，可为大功率晶圆处理器系统的高效供电提供一体化解决方案。
-
公开(公告)号：CN114980504B
公开(公告)日：2022-11-08
申请号：CN202210887971.7
申请日：2022-07-27
Applicant: 之江实验室
Abstract: 本发明公开了一种针对晶圆级处理器的高密度供电装置，包括电源分配组件和设置于所述电源分配组件上的插卡式供电组件，所述插卡式供电组件包括插卡式结构件和供电结构件，所述电源分配组件的上表面均布设置所述插卡式结构件，所述插卡式结构件内插设有所述供电结构件，所述供电结构件的底端通过电源传输连接件连接所述电源分配组件。本发明提升了晶圆级处理器水平面的供电功率密度，实现了供电引脚与晶圆级处理器电源引脚的镜像对应降低了晶圆基板上电源网络的复杂性和传输损耗，降低了PCB横板的翘曲度，实现了供电结构件可拆卸、可维修、可更换的效果。
-
公开(公告)号：CN114650655A
公开(公告)日：2022-06-21
申请号：CN202210559461.7
申请日：2022-05-23
Applicant: 之江实验室
Abstract: 本发明公开了一种晶圆预制件与PCB板的互连和散热结构及其制造方法，包括顶部结构件，所述顶部结构件的顶端可拆卸连接有风扇，所述顶部结构件的底端可拆卸连接有底部结构件，所述顶部结构件的底端设置有顶部凹槽，所述顶部凹槽内设置有PCB预制件，所述底部结构件的顶端设置有底部凹槽，所述底部凹槽内设置有晶圆预制件，所述PCB预制件和晶圆预制件之间通过柔性连接器连接，所述底部结构件的底端还设置有液冷管路组件，所述液冷管路组件的顶端贯穿所述底部结构件并延伸至所述底部凹槽内与所述晶圆预制件连接。本发明解决大尺寸晶圆预制件与翘曲PCB板互连互通和散热问题，从而为大功率晶圆供电，晶圆与PCB板之间快速、稳定信息交换提供技术支撑。
-
Patent Agency Ranking
公开(公告)号：CN116803550B
公开(公告)日：2023-12-22
申请号：CN202311095635.X
申请日：2023-08-29
Applicant: 之江实验室
Abstract: 本发明公开了一种针对晶上系统的测试组装方法及装置，属于集成电路技术领域。所述供电测试装置包括PCB板以及装载于PCB板上的供电模块、测试探针以及调试接口模块，为单个异构处理单元中所有电压域分配独立的电源轨，可监控每个芯粒及其电压域的工作状态。本发明还提供了利用供电测试装置进行晶上系统测试组装方法，在晶上系统的组装过程中逐步检测系统中每一个异构单元中的芯粒是否正常，对于失效的芯粒，切断其供电路径，使其不消耗晶上系统的电能，并且不影响其他芯粒的正常工作。利用本发明可提早发现晶上系统在逐级装配时可能存在的故障和失效问题，并对故障和失效电路进行处理，为晶上系统组装后可靠稳定的运行提供保障。
-
公开(公告)号：CN116127905A
公开(公告)日：2023-05-16
申请号：CN202310402712.5
申请日：2023-04-06
Applicant: 之江实验室
IPC: G06F30/392 , G06F30/394 , G06F30/398 , H01L23/488 , G06F115/12
Abstract: 本发明涉及一种用于设计基板的方法、基板及晶圆级芯粒集成结构，所述基板包括依次堆叠的第一焊盘组、互联层和第二焊盘组；芯粒贴装于芯粒焊盘上，所述芯粒焊盘用于键合至所述第二焊盘组，以使所述芯粒、所述芯粒焊盘和所述基板构成晶圆级芯粒集成结构；PCB焊盘的两面分别用于键合PCB板和所述第一焊盘组，以使所述PCB板、所述PCB焊盘和所述晶圆级芯粒集成结构构成目标交换系统。芯粒通过互联层内部三维布线作为和PCB板之间的信号传输过渡，避免了芯粒和PCB板之间直接信号传输，也就避免了芯粒和PCB板之间因尺寸不匹配或者热膨胀系数等原因造成的信号传输迟延，从而提升信号传输性能。
-
公开(公告)号：CN115003025B
公开(公告)日：2022-11-08
申请号：CN202210838419.9
申请日：2022-07-18
Applicant: 之江实验室
IPC: H05K1/18 , H05K1/02 , H05K1/11 , H01L23/367 , H01L23/473 , H01L21/768
Abstract: 本发明公开了一种可拆卸式晶上系统与PCB板的互连结构及制造方法，包括底部结构件，顶部结构件，底部凹槽，晶上系统，下顶部凹槽，上顶部凹槽，PCB组装件，所述上顶部凹槽的顶表面均布设置有若干连接块，所述连接块的底端中心固定设置有凸台，所述凸台与所述PCB组装件契合连接，所述PCB组装件通过连接件贯穿所述PCB组装件并延伸至所述连接块内与所述顶部结构件连接，所述下顶部凹槽内设置有柔性连接组件，柔性连接组件的下表面连接所述晶上系统，柔性连接组件的上表面连接所述PCB组装件。本发明解决可拆卸式晶上系统与PCB板互通互连的关键技术难题，尤其能解决因PCB板与晶上系统的拆卸维修问题，从而为晶上系统与传统PCB板混合集成提供可靠的技术保障。
-
公开(公告)号：CN114759012A
公开(公告)日：2022-07-15
申请号：CN202210664279.8
申请日：2022-06-14
Applicant: 之江实验室
IPC: H01L23/538 , H01L21/768 , H05K1/18 , H05K3/34 , H05K3/40
Abstract: 本发明公开了基于TSV工艺晶上系统与PCB板互连结构，包括底部结构件和顶部结构件，所述底部结构件与所述顶部结构件通过连接件可拆卸链接，所述底部结构件的上表面设置有底部凹槽，所述底部凹槽内设置有晶上系统，所述晶上系统的下表面与所述底部凹槽之间贴合连接，所述顶部结构件的下表面设置有顶部凹槽，所述顶部凹槽内通过连接件连接有PCB预制件，所述PCB预制件的另一端通过弹性连接器连接所述晶上系统。本发明不仅可解决大尺寸晶上系统与翘曲PCB板连通问题，还可以解决晶上系统散热问题，从而为晶上系统的供电、调试、信号输入输出提供技术支撑，为更高速率、更大容量的晶上系统的设计与制造提供技术保障。
-
公开(公告)号：CN113660052B
公开(公告)日：2022-02-15
申请号：CN202111227438.X
申请日：2021-10-21
Applicant: 之江实验室
IPC: H04J3/06
Abstract: 本发明涉及以太网时钟同步技术领域，特别是涉及一种基于内生安全机制的精密时钟同步装置和方法，该装置采用纯硬件逻辑，包括主时钟和从时钟，主时钟与从时钟之间同步报文的交互在物理上使用同一个通道，即同步报文传输通道，主时钟包括：主时钟同步模块、加密发送模块，从时钟包括：从时钟同步模块、解密接收模块，所述加密发送模块接收主时钟同步模块发送的带有时间戳的同步报文，对该报文进行加密标识处理，后通过同步报文传输通道发送给解密接收模块进行解密裁决处理，后输出至从时钟同步模块计算时钟同步偏差和进行同步反馈，完成时钟同步。本发明能有效解决时钟同步系统中存在的安全隐患，提高时间敏感系统中时钟同步的安全性。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.024 seconds)
